本文详细解读了MTK平台SPI总线的参数设置，特别是在kernel-3.10/drivers/misc/mediatek/spi/mt6795/spi.c驱动中的chip_config部分。重点讨论了speed和mode如何影响SPI通信，包括模式1、2、3、4的工作原理，以及它们在CPHA和CPOL不同配置下的数据同步方式。
解释MTK平台SPI总线参数的含义
文件kernel-3.10/drivers/misc/mediatek/spi/mt6795/spi.c是MTK的spi控制器的驱动，具体参数的设定是在chip_config文件中。
chip_config就是从设备spi_device。对应的时间就是：设定的数值×9.6ns。如low_time = 10*9.6ns =96ns.,
修改:mt_spi_setup的函数中的chip_config变量的内容
chip_config->setuptime = 7,//15,cs cs 建立时间 看上图 7*9.6ns=67.2ns
chip_config->holdtime = 7,//15, cs cs 保持时间 看上图
chip_config->high_time = 16,//6 sck clk 高电平时间 看上图
chip_config->low_time = 17,//6 sck clk 低电平时间 看上图
chip_config->cs_idletime = 3,//20, cs 休眠时间 看上图
chip_config->cpol = 0, // cpol：时钟极性选择，为0时SPI总线空闲为低电平，为1时SPI总线空闲为高电平
chip_config->cpha = 0, // cpha: 时钟相位选择，为0时在SCK第一个跳变沿采样，为1时在SCK第二个跳变沿采样
chip_config->rx_mlsb = 1, // 
最低0.47元/天 解锁文章
486
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
