1:加法器——全加器再配以其他必要的逻辑电路组成
全加器:3个输入量,A B 以及低位传来的进位C;2个输出量,本位和S以及向高位的进位C
1) 串行加法器,仅一个全加器,器件少,成本低;但速度慢
2) 并行加法器,多个加法器,数据各位同时运算
进位的产生及传递 Ci = Gi+Pi*Ci-1;最长运算时间主要是由进位信号的传递时间决定的2nty
1) 并行进位:电路结构复杂 时延:2ty
2) 分组并行进位:组内并行,组间串行 时延:2mty,m为组数
3) 多级先进进位方式: 6ty
2:补码加减法
[X+Y]补 = [X]补+[Y]补
[X-Y]补 = [X]补+[-Y]补(机器负数,将[Y]补连同符号位一起求反,末位加1
溢出判断与检测方法
1) 采用一个符号位
2) 采用进位位 Cs, C1C2.... 其中Cs为符号位产生的进位,C1为最高数值位产生的进位
3) 采用变形补码
3:移位
1) 原码:不论正负,左移或右移,符号位不变,空出位补0
2) 补码:正,左右移空出位补0ÿ