- 博客(1)
- 问答 (1)
- 收藏
- 关注
原创 基于FPGA的卷积网络加速设计
答辩完了,放上来毕设的最后一部分内容,CNN的硬件加速。大多数论文采用的FPGA加速大多基于HLS或是OpenCL,用高级语言编写的。我没有接触过,不知道转化为底层HDL效率如何。本科学了verilog,因此还是用的verilog HDL硬件语言设计的。 传送门如下:https://github.com/hunterlew/convolution_network_on_F...
2018-01-19 11:05:34 5779 6
空空如也
怎么检测到客户端关闭浏览器页面并销毁session?
2016-03-11
TA创建的收藏夹 TA关注的收藏夹
TA关注的人