2021-02-27

最新推荐文章于 2023-07-23 22:03:35 发布
最新推荐文章于 2023-07-23 22:03:35 发布
阅读量288 收藏 1
点赞数
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/hxh76ahei/article/details/114176190
版权

读加扰M序列公式生成有感

在读JESD204B接口协议时,看到了加扰和解扰一章,英文文档中对于这个处理,用了很大的篇幅来描述,讲了串行处理如何做,并行处理如何做,我看了一会有些困,突然想验证一下自己的理解,就动手写了个代码,写着写着涉及移位寄存器的细节了,我想看看我们学过的教科书上是怎么写的.所以就拿来清华版的《通信原理》(王福昌 熊兆飞 黄本雄编著)中关于加扰解扰的描述看了一个,结果一看,看出疑惑来了.
在JESD204B接口协议中,推荐使用的本原多项式是 1 + X14 + X15,  而教科书中却赫然写着常用多项式  X15 + X + 1 
我一下子陷入了纠结中, 怎么会这样呢? 写通讯协议的可都是业界大家, 权威性自不用说. 可教科书那也是来自于经典,是经过多少人审订把关的啊. 我是越看越昏.
再看协议中图上给出的实现的框图,明明就是  D15 + En(D1 + D0), 这不就是我们课书中说的公式吗, 协议为什么要这样写呢? 再仔细看协议的上下文中,对于加扰入口码流序列的描述是 D = D0D1D2D3.... (MSB first), 看到这,我总算明白了一些
协议中先说了,码流 D0D1D2D3.... (MSB first), 公式 1 + X14 + X15, 比如顺序读进来 16个码元时, 最先读入的码元是在最高位的, 在图中移位寄存器的图示, D0 D1 D2...D15 是表示实际的码元按照移位寄存器的顺序存储. 所以,就象协议文本中公式是  1 + X14 + X15 ,图示 D15 + En(D1 + D0). 而在教科书上,是为了表述自然,就直接按照寄存器组 左边高位右边低位的方式写了 X15 + X + 1
 

hxh76ahei
关注
  • 0
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
基于FPGA，如何用Verilog HDL实现64位宽的扰码器？附上仿真结果。
阿星的博客
08-20 2567
基于FPGA，如何用Verilog HDL实现64位宽的扰码器？附上仿真结果。前言一、扰码器1、什么是扰码器2、扰码的原理3、产生扰码的多项式二、Scrambler的Verilog实现1、scrambler.v2、scrambler_tb.v三、仿真结果四、总结 前言 在数字信号处理系统中，因为发送端的数字信号序列可能会出现很长一段都是“0”，或很长一段序列都是“1”的情况，这样会给接收端进行同步、定时信息的提取带来困难。这时，就需要用到扰码，阻止过长的“0”或“1”的出现。在接收端就需要用到解扰码，恢复出
【JESD204系列】六、加解扰模块的设计原理
weixin_38489928的博客
02-27 2548
扰码模块的目的之一是可以避免频谱尖峰，另一个目的是可使频谱数据独立，使电气接口的频谱选择更有效，避免数据错误。然而，扰码模块的使用会使转换器中所有数字模块会产生一些转换噪声。所以，JESD204B 标准的一些模式不使用扰码模式
加解扰原理
最新发布
qq_37708525的博客
07-23 1824
在serdes高速链路中，为了提高链路的鲁棒性，应该尽量避免长0和长1以及减少周期性数据的出现。对高速数据流进行加扰，可以有效解决以上的问题。加解扰就是利用线性反馈移位寄存器（linear feedback shift register, LFSR）原理来实现。
用于RF收发器的简单基带处理器
mjwwzs的博客
12-05 2381
编者按：目前很多的射频收发芯片价格低廉但没有任何基带处理，纯粹的一个物理层。不少芯片开发者用MCU完成基带处理，加上后端的射频，实现了单芯片化。本文完整阐述了一个基带处理器的各部分功能和关键点，特别适合芯片的设计者参考。故编译出来供大家参考。简介      如今，无线系统无处不在，无线设备和服务的数量持续增长。设计完整的RF系统是一项跨学科设计挑战，模拟RF前端是其中最关键的部分。然而，AD93，6
gfp 通用成帧程序 帧结构 校验 crc 多项式 加扰
Blaze_Xu的博客
05-27 2884
GFP帧长最大为65535字节，GFP帧结构如下： //-------------核心报头---------------- PLI：净荷长度指示符，表示4个字节的核心帧头后面的净荷区的字节数。 cHEC：核心报头差错控制字段，校验生成多项式：crc-16/xmodem x16+x12+x5+1 在网站http://www.ip33.com/crc.html可以计算校验码。 最后总的核心报头四字节异或上 B6AB31E0 进行核心报头的扰码。 //---------------净荷区------------
通信扰码的原理与实现
热门推荐
cheny12的博客
03-28 2万+
扰码的作用、原理和实现 一、扰码的作用对数字信号的比特级进行随机处理，减少连0和连1的出现，从而减少码间干扰和抖动，方便接收端的时钟提取；同时又扩展了基带信号频谱，起到加密的效果。为了保证在任何情况下进入传输信道的数据码流中“0”与“1”的概率都能基本相等，传输系统会用一个伪随机序列对输入的传送码流进行扰乱处理，讲二进制数字信息做“随机化”处理，变为伪随机序列，也能限制连“0”码或连“1”码的长度...
ffmpeg-4.3.2-2021-02-27-full_build-shared.7z
05-17
ffmpeg-4.3.2-2021-02-27-full_build-shared.7z ffmpeg最新版本很难下载，这里放上4.3.2版本的share版本，可以供windows程序编写连接哦！ 注意，ffmpeg标准中是不支持h265的rtmp/flv哦，需要自行编译
ffmpeg-4.3.2-2021-02-27-essentials_build.rar
11-13
这个名为 "ffmpeg-4.3.2-2021-02-27-essentials_build" 的压缩包提供了 FFmpeg 的一个特定版本，即4.3.2，该版本发布于2021年2月27日。这个“essentials_build”可能指的是一个基本构建，包含了执行常见多媒体操作所...
ffmpeg-4.3.2-2021-02-27-full_build.zip
03-27
这个压缩包“ffmpeg-4.3.2-2021-02-27-full_build.zip”包含了FFmpeg的完整构建版本，版本号为4.3.2，日期为2021年2月27日。通过解压这个7z格式的子文件“ffmpeg-4.3.2-2021-02-27-full_build.7z”，用户可以获得...
ffmpeg-2021-02-10-git-e0fd35d867-full_build (1).7z
05-06
Fmpeg 是领先的多媒体框架，能够解码、编码、转码、混合、解密、流媒体、过滤和播放人类和机器创造的几乎所有东西。它支持最晦涩的古老格式，直到最尖端的格式。
ffmpeg-4.3.1-2021-01-01-essentials_build.rar
04-12
在“ffmpeg-4.3.1-2021-01-01-essentials_build.rar”这个压缩包中，提供的是一套预编译的 FFmpeg 基础构建，专为简化安装和使用过程设计。 FFmpeg 的主要特点包括： 1. **多格式支持**：FFmpeg 支持众多的音频和...
FPGA中加扰与解扰的实现
iqjnwythCW1的博客
09-18 8571
加扰器的作用 一般来说，数字通信系统的设计及其性能都与所传输的数字信号的统计特性有关。在数字通信设备中，通常从0和1码的交变点提取位定时信息，若经常出现长0或1游程，则将影响位同步的建立和保持。如果数字信号具有同期性，则信号频谱中存在离散谱线。为了限制这种串扰，常要求数字信号的最小周期足够长。 如果我们能够先将信源产生的数字信号变换成具有近似白噪声统计特性的数字序列，再进行传输，这样就可以给数字...
PCIE中的加扰与解扰
IC小鸽的博客
04-20 1万+
PCIE中的加扰与解扰1)什么是加扰（scrambler)?所谓加扰是将源数据流与一个随机序列异或后，再发送出去，异或操作完成后的数据流基本是伪随机的。Scranbker的主要作用就是通过“加扰”的方法消减EMI噪声，所谓加扰是将源数据流与一个随机序列异或后，再发送出去。此时被发出的数据流也基本是伪随机的，从而降低了发送数据时产生的EMI噪声。 2)异或使用的随机序列是如何产生的？以PCIE 为例...
c语言整数加扰,高速串行总线设计基础（五）揭秘SERDES高速面纱之多相数据提取电路与线路编码方案...
weixin_42350606的博客
05-24 378
前言SERDES可以工作在多吉比特的速率，同样作为串行总线的SPI却常常在十兆或数十兆比特的速率，为何差别这么大呢？SERDES的特别之处在哪里？用了什么技术？这里来揭秘SERDES高速面纱！多相数据提取电路采取多相位时钟处理数据的技术应用十分广泛，例如ADC芯片：EV10AQ190A，它的单通道模式就利用了多相位时钟技术对模拟信号进行采样： 这时多相位时钟技术运用到了ADC电路设计中，可以实现使...
OFDM之扰码
weiweiliulu的专栏
09-09 6358
数字通信中，如果经常出现长的0 或 1 序列，将会影响位同步的建立和保持。在发射机中使用扰码，可以避免这种数据对接收机定时的不利影响。同时，为了限制电路中存在的不同程度的非线性特性对其他电路通信造成的串扰，要求数字信号的最小周期足够长。将数字信号变换成具有近似于白噪声统计特性的数字序列即可满足要求，这通常用加扰来实现。    所谓加扰，就是不用增加冗余而扰乱信号，改变数字信号统计特性，使其具有近
解扰matlab,数据序列的扰乱与解扰的MATLAB实现及性能分析——利用19级m序列
weixin_29174385的博客
03-18 220
数据序列的扰乱与解扰的MATLAB实现及性能分析摘要：本课程设计主要为了进一步数据序列加扰系统的原理和数据序列解扰系统的原理抗噪声性能的分析。本课程设计仿真平台为MATLAB/Simulink。主要是仿真通信加密系统。对输入随机数据信号与19级m序列异或运算以实现信号加密，送入含噪信道，在接收端与相同序列再进行异或运算以解密，改变信道误码率大小，分析该种加密方法的抗噪声性能。关键词：Matlab/...
#PCIE# pcie协议中的加扰和解扰规则
那么菜的博客
01-09 3026
scramble通过LFSR(Linear Feedback Shift Register)来实现。 在发送端，数据先scramble，然后在进行8b/10b编码；在接收端，数据先进行8b/10b解码，然后再de-scramble。 对于2.5gbps/5.0gbps，scramble LFSR的多项式是：G(X)=X^16 + X^5 + X4 + X^3 + 1 scramble规则： 1. COM symbol初始化LFSR 2. LFSR value is advanced eight s
基于FPGA的并行PRBS实现方法
luoai_2666的博客
05-11 5060
为什么要并行 简单来说，串行PRBS的产生在高速时极不可靠。 因为构成寄存器的触发器运行速度在串行时必须与传输速度一致，其运算速度的提高完全依靠于时钟的速度。当信号速率高达上GHz时，每比特的宽度要小于1 ns。而已商品化的高速GaAs器件在2GHz的触发时钟到输出的延时仍有0.7ns，普通的高速器件延时更大。电路中连接器件的印制线路也会产生传输延时，若传输延时超过时钟周期，触发器就会产生误触发。 采用并行方式，以字节的方式产生伪随机码，即每个时钟脉冲输出并 行8位数据信号，形成8路低速伪随机序列。可以将工
结果是这样的，没有根据id排：start_date end_date 0 2020-01-15 2020-04-27 1 2020-09-30 2020-10-10 2 2021-02-07 2021-02-22 3 2021-03-06 2021-03-24 4 2020-01-21 2020-03-03 .. ... ... 639 2021-03-09 2021-03-18 640 2021-03-24 2021-04-01 641 2020-01-12 2020-04-19 642 2021-02-09 2021-02-18 643 2020-01-18 2020-03-09
06-03
如果你想根据企业id对结果进行排序，可以在输出结果之前加上一行代码： ```python result = result.sort_values(by=[&#39;id&#39;]) ``` 此代码将会根据id对结果进行排序，使得每个企业的结果排在一起。完整的代码如下： ```python mean = DataFrame.groupby([&#39;id&#39;])[&#39;amount&#39;].mean() # 列出每个企业用电量低于均值时间超过一周的时间段，标记起始时间和结束时间，省略中间时间 filtered_data = DataFrame[DataFrame[&#39;amount&#39;] < DataFrame[&#39;id&#39;].map(mean)] filtered_data[&#39;date&#39;] = pd.to_datetime(filtered_data[&#39;date&#39;]) filtered_data[&#39;diff&#39;] = filtered_data.groupby(&#39;id&#39;)[&#39;date&#39;].diff().dt.days filtered_data[&#39;period&#39;] = (filtered_data[&#39;diff&#39;] > 1).cumsum() # 找出连续时间段，并计算起始时间和结束时间 result = filtered_data.groupby([&#39;id&#39;, &#39;period&#39;]).agg(start_date=(&#39;date&#39;, &#39;min&#39;), end_date=(&#39;date&#39;, &#39;max&#39;)) result = result[result[&#39;end_date&#39;] - result[&#39;start_date&#39;] > pd.Timedelta(days=7)].reset_index(drop=True) # 根据id排序输出结果 result = result.sort_values(by=[&#39;id&#39;]) print(result) ``` 输出结果将会按照企业id进行排序。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值