hzmscut的博客

电路处理过的，复位释放导致的亚稳态不存在， 主要是reset assertion时刻带来的亚稳态。每个模块的复位信号不一样，信号在跨异步复位域传输就会出现亚稳态的问题。2. 没有声明的soft reset(由reset控制，由dff q输出，经过组合逻辑，输入给其他dff作为reset),建议soft reset 显示定义出来。默认情况下，D-Q的reset传递是disable的，要设置才可以接收到原来的rst的，不设的话是没有reset传递的。1.当复位信号相同时，不存在RDC问题。

【转载】VC Spyglass的RDC问题分析。

【转载】

在同步设计中，即使数据路径在相同的时钟域中，如果源寄存器的复位与目标寄存器的复位不同，这将创建异步交叉路径，并导致目标寄存器处的亚稳定性。例如，如果源触发器由于其异步复位断言而异步转换到复位状态，并且目标触发器处于正常状态，则目标触发器的输入可能会在该触发器的建立或保持窗口内变化，从而导致亚稳态。在某些设计中，复位必须由一组内部条件产生。在SoC中，全局芯片复位功能用于组合软件或硬件生成的集成电路中的各种复位源，包括：上电复位（POR），低压检测复位，看门狗超时复位，调试复位，软件复位和损耗时钟复位等。