我们都知道：IP设计不仅仅是功能实现那么简单。尤其是可重用的参数化软核，它们带来了一些特殊的挑战。
我们不只是为自己设计，而是为未来的集成者设计。这意味着我们的IP和综合脚本必须足够灵活，让集成者能够在最终芯片中综合IP并满足时序目标。
参数化软核面临的挑战主要有三点：
- IP和综合脚本必须允许集成者在最终芯片中成功综合并满足时序目标
- IP必须在集成者的门阵列或标准单元库中满足时序要求
- IP必须在集成者特定的配置中满足时序
扫一扫
评论
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
查看更多评论
添加红包
