FPGA
Student_Yt
这个作者很懒,什么都没留下…
展开
-
Clock Wizard IP核的使用
Clock Wizard IP核的使用DCM()实际上就是一个DDL,可以对输入时钟进行相位移动,补偿,产生倍频和时钟分频。PPL(锁相环) 相当与DCM,除了不能相移时钟,其他都一样。MMCM (模式时钟管理器),实现时钟的分频,倍频,相当于 ppl+dcm结合体(一般选这个)时钟管理IP核并不能产生任意频率的时钟信号。 产生的时钟信号与输入之间仅能是M/N的关系,其中M、N必须是整数。其中 .locked 为1表示,IP核不能正常工作, .locked 为0,表示IP核正常工作。...原创 2022-02-02 09:20:58 · 3974 阅读 · 0 评论 -
FIFO IP核的使用
FIFO IP核的使用什么时候用FIFO:不同时钟域的数据缓存,不同速率模块间的数据传输。(其他方法双口RAM,信号握手,高时钟采样,同步器等)做位宽匹配,实际上也是一种缓存单元,例如单片机的8位数据输出,而DSP可能是16位数据输入,在单片机与DSP链接时就可以使用FIFO,写入一个数据,触发2次读操作。做相位补偿。FIFO 的延时: 异步fifo,空满信号存在延时。FIFO 的full 和 empty 标志写满以后 full 拉高;读空以后 empty 拉高;端口类型。一般选择第一个原创 2022-01-31 23:12:29 · 2144 阅读 · 0 评论 -
Verilog数据位数转换方法(拼接)
方法一:舔“0”将24 * 12位的 i_data_ch0, i_data_ch1 与0000 拼接成了 24*16位方法二:运用状态机将24 * 16位的数据 拼接成32*16原创 2022-01-30 09:05:52 · 2952 阅读 · 0 评论 -
如何测试IP核(RAM为例)
如何测试IP核(RAM为例)(读出数据有两个时钟的延时)了解RAM IP 核的几种工作方式。Simple Dual port RAM (简化双口RAM):A端只能写入,B端只能读出。Single Port RAM(单口RAM):只有一个端口(A),能对数据进行读写。True Dual port RAM(真双口RAM):两个端口(A、B都能进行读写)。由于工程需要这里使用Simple Dual port RAM思路:编写数据计数器,和地址计数器,分别对数据和地址赋值,写入RAM,原创 2022-01-28 09:31:47 · 2139 阅读 · 0 评论 -
一段式状态机,两段式状态机实例
一段式状态机parameter S0 = 3'd0; parameter S1 = 3'd1; parameter S2 = 3'd2; parameter S3 = 3'd3; parameter S4 = 3'd4; parameter S5 = 3'd5;always @ (posedge clk ) begin if ( rst ) begin <= 0; <= 0; <= 0; state <= S0.原创 2022-01-27 09:00:29 · 253 阅读 · 0 评论 -
相同功能多个alway和一个always
相同功能多个alway和一个always下面两种 写法功能是一样的,且占用的逻辑资源也是一样的(资源共享)。 因为在编译过程中编辑器能自动识别相同资源的代码,进行资源共享。 但第一种代码的可读性更高。工程上:尽量非变化语句“完全一致”时使用合并always ,否则还是使用多个always 方便阅读、...原创 2022-01-26 09:00:00 · 408 阅读 · 0 评论 -
always@(),alwyas@(*),always用法
always@(),alwyas@(*),always用法always@():常用就不多赘述了alwas(*): 使用这个可以创造组合逻辑。常用于两段式状态机的状态转换描述always:常用于TestBench 中对时钟进行定义。原创 2022-01-25 18:57:52 · 2271 阅读 · 0 评论 -
DDR4调试学习
5.尝试控制DDR4满速率读写:原因:项目自带(项目带锁)DDR4读写控制只能3个时钟读读一个数据。读写速率太低,DDR4利用率不高。写:读(读出数据有24个时钟延迟)通过编写测试程序查看DDR4能否满时钟写。可见只要 app_rdy 为高就能满时钟写入数据。通过编写测试程序查看DDR4能否满时钟读。通过时序图发现DDR能实现满时钟读写。...原创 2022-01-25 08:30:00 · 1310 阅读 · 0 评论 -
万兆网帧结构
|前导码(8B)|目标MAC地址(6B) |源MAC地址(6B)| 类型/长度(2B)| 数据(46B~1500B)| 帧校验序列(4B) |(1)前导码(Preamble)(64bit):由0、1间隔代码组成,用于通知目标站做好接收准备。(2)目标MAC地址(Destination Address)(48bit/6B):接收帧的工作站地址(3)源MAC地址(Source Address)(48bit/6B):发送帧的工作站地址(4)类型/长度(Type/Length)(16bit/2B)(5)数原创 2022-01-24 16:57:55 · 370 阅读 · 0 评论 -
fpga实现流水灯以及tb代码
本实验为某公司校招问题:本人在2021/1/17日完成. 分享给大家.使用FPGA设计一个简单的流水灯程序,红绿蓝三个LED闪烁即可。本文章提供Verilog的源代码,验证代码,以及简单的外围电路。Verilog代码:`timescale 1ns / 1psmodule led_flowing( input rst_n, input clk, output reg[2:0] led ); reg [12:0] counter; //编写Tb时采用1us的时钟信原创 2021-01-18 10:05:07 · 2360 阅读 · 0 评论 -
2021最新FPGA面试题
1、简述建立时间和保持时间 建立时间Tsu(setup):触发器在时钟上升沿到来之前,其数据输入端的数据必须保持不变的最小时间。 保持时间Th(hold):触发器在时钟上升沿到来之后,其数据输入端的数据必须保持不变的最小时间。关于上升沿触发器如何需要建立时间和保持时间的详细解释:https://www.cnblogs.com/ylsm-kb/p/9129699.html2、简述触发器和锁存器之间的差别 锁存器对电平信号敏感,在输入脉冲的电平作用下改变状态。 D触发器对时钟边沿敏感,转载 2021-01-09 18:30:26 · 4714 阅读 · 1 评论 -
TestBench的功能和编码原则
一.Test Bench 主要功能:简单来说就是:a.通过Verilog程序的行为描述,为待测信号提供激励信号b.设置理想结果。c.将输出结果与理想结果比较,判断内部功能结构是否正确。Test Bench 编码原则(全加器为例子)全加器Verilog实现代码:`timescale 1ns / 1psmodule add_4b( input clk, input rst, input [3:0] a, input [3:0] b, input cin原创 2021-01-09 13:17:10 · 1223 阅读 · 0 评论 -
学习记录(持续学习中): Verilog中四种循环语句:for循环,forever循环,repeat循环,while循环
1.for循环for是一种条件循环,在条件成立时才进行循环。语法形式 :for(初始赋值语句 ;条件表达式 ;赋值修改)语句或语句块;用for循环语句对存储器进行清0初始化:for(n=0; n < mem_size; n = n+1) mem(n)=32'h0;2.forever循环forever循环是一种无限循环。循环体内必须采用某种形式的时序控制,否则forever将在0时刻后一直循环下去。用forever语句产生时钟:initial begin clock = 0;原创 2021-01-07 22:11:39 · 10355 阅读 · 1 评论 -
学习记录(持续学习中):阻塞和非阻赛赋值,和使用原则
阻塞式赋值1.特点:a.当前语句执行完后才会执行下一条语句。赋值是立即发生的(无指定延时)b.执行过程中其他同类赋值语句必须停止工作。2.赋值方式:a.未指定延时赋值:目标变量名 = 驱动表达式;b.指定延时赋值方式有两种:C = #2 A+B;#2 C = A+B;非阻塞赋值1.特点:a.语句执行不会影响同一过程块中其他语句执行(不会阻塞)。b.多条非阻塞是同步赋值操作,具有并行执行的特点。2.赋值方式a.未指定延时: 目标变量名 <= 驱动表达式 ;b.指定延时赋原创 2021-01-07 19:23:03 · 174 阅读 · 0 评论 -
学习记录(持续学习中):异步清零和同步清零区别和各自优缺点。 异步复位和同步释放实现方法。
学习记录(持续改进):异步和同步的区别,以及各自的优缺点,以及异步复位和同步释放的实现方法1.异步 独立于时钟控制的复位控制端。(就是 rst, res_n,这些在always@的敏感信号表里) 这样在任何时刻只要复位信号一来,输出直接清0。异步清零D触发器Verilog描述2.同步控制信号只有在时钟边沿到来时才起作用。(控制信号不在always 敏感信号表中) 控制信号来了,不会马上清0,要等到下一个时钟信号到来,才会清零。同步清零D触发器Verilog描述异步电路优缺点:优:(学习中)原创 2021-01-07 18:35:11 · 8216 阅读 · 1 评论