5.尝试控制DDR4满速率读写:
原因:项目自带(项目带锁)DDR4读写控制只能3个时钟读读一个数据。读写速率太低,DDR4利用率不高。
写:
读(读出数据有24个时钟延迟)
通过编写测试程序查看DDR4能否满时钟写。
可见只要 app_rdy 为高就能满时钟写入数据。
通过编写测试程序查看DDR4能否满时钟读。
通过时序图发现DDR能实现满时钟读写。
5.尝试控制DDR4满速率读写:
原因:项目自带(项目带锁)DDR4读写控制只能3个时钟读读一个数据。读写速率太低,DDR4利用率不高。
写:
读(读出数据有24个时钟延迟)
通过编写测试程序查看DDR4能否满时钟写。
可见只要 app_rdy 为高就能满时钟写入数据。
通过编写测试程序查看DDR4能否满时钟读。
通过时序图发现DDR能实现满时钟读写。