Verilog数据位数转换方法（拼接）

最新推荐文章于 2023-04-16 00:00:00 发布
最新推荐文章于 2023-04-16 00:00:00 发布
阅读量2.8k 收藏 2
点赞数
分类专栏： FPGA Verilog 基础 文章标签： fpga开发 硬件工程
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/I_am_student/article/details/122750186
版权
基础 同时被 3 个专栏收录
19 篇文章 2 订阅
订阅专栏
FPGA
15 篇文章 2 订阅
订阅专栏
Verilog
14 篇文章 1 订阅
订阅专栏

方法一：舔“0”
在这里插入图片描述将24 * 12位的 i_data_ch0, i_data_ch1 与0000 拼接成了 24*16位

方法二：运用状态机
在这里插入图片描述
将24 * 16位的数据 拼接成32*16

Student_Yt
关注
  • 0
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Verilog数据拼接与拆分
lsky380的博客
10-28 2万+
1. Verilog中数据拼接，使用拼接运算符 例如： reg [15:0] regA; reg[7:0] regB = 8'd12； reg[7:0] regC = 8'd34; regA <= {regB ,regC }; //把regB和regC拼接成regA。 2.Verilog中数据拆分 例如： wire[15:0] A； wire[7:0] B； ...
4.2 有符号24bit转有符号32bit
oDuanYanGuHong的博客
09-04 1561
int32_t axis_read_pulse_count(uint8_t axis_n) { uint8_t rev_regs[3]={0,0,0}; uint32_t count=0; pcd4641_read_command(axis_n,PulseCount,rev_regs); count = (((uint32_t)(rev_regs[2]))<<16) + (((uint32_t)(rev_regs[1]))<<8) + rev_regs[0]; if (
Verilog中 高位与低位
luoganttcc的博客
12-06 4227
Verilog中信号定义位宽的一些问题 总是被Verilog中信号定义位宽的问题所困扰： 可以看到data1和data2最后的赋值结果都是一样的，但是注意到最高位和最低位的顺序不一样 data1 最高位是7，最低位是0 ，data2最高位是0 最低位是7 data1[7:0] data2[0:7]一般的数 二进制下 最左边为最高位，最右边为最低位，如：1001十进制为 9，所以声明信号赋值时习惯写成 wire[3:0] data; assign data = 3’b1001;这样最高位到
[SV]SystemVerilog操作符应用总结
元直的博客
07-08 1万+
SystemVerilog操作符应用总结 一、位拼接操作符 位拼接是由一个或多个表达式产生的bit位连接在一起的结果。位拼接应该使用大括号'{}'表示，其中的表达式用逗号分隔。不允许在连接中使用未调整大小的常数。这是因为需要使用连接中每个操作数的大小来计算连接的完整大小。 下面的例子连接了四个表达式： {a, b[3:0], w, 3'b101}; 上面的例子与下面的例子是等价的： {a, b[3], b[2], b[1],...
FPGA同步时钟域数据位宽转换
07-09
用于FPGA中同步时钟域下数据位宽的转换，转换快速，误码率低
相当经典的设计方法Verilog实现数据排序的代码
08-28
Verilog相当经典的设计方法 经典的 sorting_order.rar 975 Bytes, 下载次数: 255 , 下载积分: 资产 -2 信元, 下载支出 2 信元
Verilog设计-串并转换 / 移位寄存器
04-24
Verilog设计_串并转换 / 移位寄存器 一种串并转换的设计，通过移位寄存器实现。这里给出了串转并和并转串各自的设计。每个转换都具有各自的使能信号，并行输出的格式分别有两种：lsb和msb。 串并转换是完成串行传输...
verilog并串/串并转换
10-29
采用verilog语言编写其代码。文件中有8位和16位并串转换代码和测试文件，其中8位并串转换有a和b两种方法实现
Verilog HDL 数据流建模具体实例
12-09
以上面的频率计数器为例，其中的AND2模块我们用数据流来建模。AND2模块对应文件AND2.v 的内容如下：module AND2 (A0, A1, Y); input A0;input A1;output Y; wire A0;wire A1;wire Y; // add your code hereassign Y ...
Verilog基础知识点
wandou0511的博客
01-03 4093
围绕Verilog基础知识和工作中常用到的关键知识点展开，可是笔者并不打算在这里过分叙述FPGA底层结构和穷举Verilog语法。大家不妨可以回忆下读书时候学习谭浩强版C语言和严蔚敏版数据结构，这两本书是计科、软工、通信、电控等专业的必修课，当时是不是只记得书很厚，然后似乎把C语言每个语法都好像讲了一遍，一到笔试和机试，虽然很辛辛苦苦地刷题突击，但是到头来还是感觉没有学会C语言，很多东西依然感觉是云里雾里，接着上完C语言的课，再看看数据结构又有很多生僻深奥的知识点，配上书中晦涩难懂的伪代码，这完...
Verilog位拼接运算符{}
mxh3600的博客
04-11 1万+
前言 在Verilog中如何给一个多位的变量（如123bit）赋值呢?不能连续写123个1吧，此时需要位拼接运算。 一：位拼接运算符的定义 1：{}位拼接运算符用于将两个或多个信号拼接起来，表示一个整体的信号，如下： a = {b[5],b[4:0]} 意思为 b的最高位b[5]和b的低五位拼接起来，组成的a为6位,相当于： a = {b[5],b[4],b[3],b[2],b[1],b[0]} 2：即把某些倍号的某些位详细地列出来，中间用逗号分开，最后用大括号括起来表示一个整体信号，例如：
（166）SystemVerilog[数据拼接]
m0_46498597的博客
04-16 613
第一，SystemVerilog简称为SV语言，是一种相当新的语言，它建立在Verilog语言的基础上，是 IEEE 1364 Verilog-2001 标准的扩展增强，兼容Verilog 2001，将硬件描述语言（HDL）与现代的高层级验证语言（HVL）结合了起来，并新近成为下一代硬件设计和验证的语言。第二，SystemVerilog是Verilog语言的拓展和延伸。
verilog中的位拼接移位实现串行数据转并行数据
weixin_48564372的博客
03-22 3414
假如reg是一个串行不断输入的1bit数据，当其传输8位后停止传输，假设其8次输入的数据为 1111 1111，而rx_data本来的数据为8位的0000 0000 always@（posedge sys_clk or negedge sys_rst_n） if(sys_rst_n == 1'b0) rx_data <= 8'b0; else if (条件) rx_data <= { reg, rx_data[7:1] }; 首先，满足条件下，reg的第一个数据为1，则{ 1，00
verilog位拼接的理解
热门推荐
王林文思的博客
11-01 1万+
verilog位拼接的理解 //3位加法器 module add( a,b,c, sum ); input [2:0] a,b; input c; output [3:0] sum; assign sum = a + b + c; endmodule //位拼接符的理解 module add( a,b,c, count,sum ); input [2:0] a,b;//这里定义...
字节按位倒序处理（一）
k1ang的博客
11-24 8049
按照通信协议，用一个字节来表示8个按键的状态，第一个按键按下则用0x01表示，第二个按键按下则用0x02表示，以此类推，一位代表一个按键状态。 但为了便于电路板Layout走线，8位并行输入的高低位颠倒，如下图。 为了符合协议，在程序中对字节做了倒序处理，即将0xabcdefgh转换为0xhgfedcba，代码实现如下： uint8_t byte_change(uint8_t da...
关于Verilog HDL的移位运算
GameForTwo写文字的地方
11-22 4995
在Verilog HDL中有两种移位运算符。 &lt;&lt;：(左移位运算符) &gt;&gt;：(右移位运算符) 其使用方法如下： a &gt;&gt; n; a &lt;&lt; n; a代表要进行移位的操作数，n代表要移几位。这两种移位运算都用0来填补移出的空位。下面举例说明： module shift; reg [3:0] start, result; init...
将一个字节数据进行高低位镜像对调的实现函数
SUN1_SHINE2的博客
01-19 3556
unsigned char swap (unsigned char pData){ unsigned char value=0,tmp=0; unsigned char ii,jj; for (ii=0x80,jj=0;ii!=0;ii=ii>>1,jj++) { if (pData & ii) tmp=1; else tmp =0; value |= tmp } return valu
verilog数据类型转换
最新发布
09-29
在Verilog中，数据类型转换是将一个数据类型转换为另一个数据类型的过程。Verilog使用赋值语句自动将一种类型的数值转换为另一种类型。在进行数据类型转换时，Verilog会根据转换的数据类型进行自动截断、扩展或调整...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值