韩京飞的博客

最近在看两本讲信号完整性的书，其中提到随着芯片制造工艺的发展，一个数字信号的上升沿可以变得越来越陡峭。根据频谱分析，上升沿越陡峭，这个信号的频谱包含的高频部分的比重越大。高频信号成分在阻抗不一致的传输线中，可能因为反射等原因带来一系列的信号完整性问题。但是在芯片设计中，考虑到漏电功耗和时序约束，又是极力要避免数字信号的上升沿（transition）太平缓，通常在TimingSignoff时

上篇文章在公众号退出后，收到了大（6）量（个）回复，现摘录如下：王元：电信号大概一英寸延迟是70PS，所以芯片内部不怕反射，因为反射波会被发送驱动器吸收。只有板级间距大，反射回来信号会产生码间（干扰）或振铃。王元同学从原理上的解释很有道理，目前数字芯片内部由于传输线尺寸和信号频率限制，基本不用考虑反射带来的问题。但是恐怕芯片内部的信号线之间的串扰还是需要认真对待的，串扰带来的静态时序问题和静态噪声不