YepDesigner
iifuture
这个作者很懒,什么都没留下…
展开
-
2.DesignForClines\7.ShortNetRouting
程序功能:实现自动识别板上的短线,并自动布线。为提高程序运行的速度,重新使用SKILL语言实现自动识别板上的短线,并自动过滤板上的已经铺铜皮的电源信号和差分信号的短线,当然已经走好的线路也会过滤。第二步,逐步增加短线距离比如300mil或7.5mm,完成后程序会高亮这些网络,设计工程师需要审核和查看自动布线是否满足设计要求,不满足的当下进行优化和微调。第一步,先完成短线距离为200mil或5mm的短线,完成后程序会高亮这些网络,设计工程师需要审核和查看自动布线是否满足设计要求,不满足的当下进行优化和微调。原创 2023-05-04 13:24:47 · 383 阅读 · 0 评论 -
1.Design For Setting\2.Step Package Mapping
绿色颜色显示表示3D模型已经识别到,黄色颜色显示表示这些器件可以不指定3D模型,这类器件通常为板框类、基标类器件。3、Name filter过滤框:方便查找包含某些特定字符的3D模型文件名称;4、3D模型文件列表:列出指定steppath目录下的所有3D模型文件;程序功能:快速自动识别和批量设置3D模型。1、Packages列表:列出板子上的所有的封装名称列表;2、Step Model按钮:需要指定的3D模型文件名称;6、Run 按钮:运行程序批量设置3D模型;5、< 按钮:给某个封装制定某个3D模型;原创 2023-03-23 22:24:32 · 249 阅读 · 0 评论 -
6.DesignForPlacement\3.AutoPlacementAll
8、Display all component选项:显示所有的器件,否则只显示能够识别到电阻、电容、测试点的器件;6、Resistance and tp列表:列出识别到的和选定器件相关的电阻和测试点;2、HdlPlace按钮:调用HDL原理图摆放程序,用于按页打散HDL格式的原理图;4、CheckPage按钮:布局完成后按页审核器件的位置,检查器件是否错误摆放位置;5、Componets列表:器件列表,通常指大于5个管脚以上的器件;7、Capacitance列表:列出识别到的和选定器件相关的电容;原创 2022-12-15 14:06:16 · 813 阅读 · 0 评论 -
1.DesignForSetting\1.AutoCreateMatchGroup
功能涉及创建BUS组,设置电阻或者排阻模型,相关器件和网络的图形显示,设置的等长组的显示。2、Set Bus Name按钮:快速设置一个BUS组;3、Set Model按钮:快速设置电阻或者排阻模型;12、Match Group列表:等长组显示列表;1、Bus列表:列出当前板上所有的BUS组;13、Delete按钮:删除一个等长组;8、Tolerance:等长组误差;4、From列表:等长组起始器件;9、Create按钮:创建等长组;5、To列表:等长组结束器件;7、Name:等长组名称;原创 2022-11-30 13:28:24 · 613 阅读 · 0 评论 -
2.DesignForClines\6.SegmentEqualLength
在严格的等长设计中,不仅仅要求PIN到PIN进行等长设计,而是要求严格的各小分段等长设计,比如一个网络打了2个过孔,则要求PIN到第一个过孔,第一个过孔到第二个过孔,第二个过孔到PIN,三个小段都分别等长。2、走线长度浏览窗口,统计各分段的走线长度,Tolerance栏的值为"G"表示,这个网络为等长的基准网络,红色的长度表示小于基准长度,黄色的长度表示大于基准的长度,绿色的长度表示设计满足设计要求。3、Refresh:实时刷新各分段的长度数据,以便于查看各分段是否已经等长;Close:关闭程序。原创 2022-08-21 18:20:37 · 248 阅读 · 0 评论 -
2.DesignForClines\5.AutoInteractiveTune
1、MatchGroup等长组的浏览窗口,点击里面的条目,可以快速浏览各个MatchGroup等长组在板上所在的位置,并只显示对应的走线层面;2、HighLight点亮MatchGroup等长组,绿色线路表示已经等长,红色线路表示线路偏短,黄色线路表示线路偏长;4、Create创建规则区域和区域规则,保证自动绕等长的时候,线与线的间距满足一定的间距要求;5、DelRegion删除规则区域和区域规则;Gap设定线与线间距,默认为3倍线宽;Gap设定线与线间距,默认为3倍线宽;...原创 2022-07-17 12:20:46 · 323 阅读 · 0 评论 -
6.DesignForPlacement\1.BoardToBoardReuse
程序功能:模块复用增强功能实现了三大功能,功能一:板内模块快速复用;功能二:板间按原理图页快速复用;功能三:板间按模块快速复用。做为Allegro自带的模块复用功能的有益补充。程序支持ORCAD原理图和HDL原理图。AD原理图和POWRERLOGIC原理可以转换为ORCAD原理图使用。 一、板内模块快速复用 板内模块快速复用,Allegro自带的模块复用功能,存在如下的缺点。1、Allegro自带复用功能模块需要一个一个的去匹配,当板上小的复用模块很多的时候,需要一个一个复用操作原创 2022-06-30 13:18:59 · 320 阅读 · 0 评论 -
DRCWalk
程序功能:DRC定位工具。 我们在设计的过程中或在进行Yep Checker审核的时候,通常会有比较多的DRC产生,但查找DRC不是非常的方便和直观,有了这个工具就极大方便了我们在这方面的操作。1、Layer控件: 软件分析板上的DRC,并把有DRC的层罗列出来,没有DRC的层则不会显示。通常可能有DRC的层包括如下:ALL、各走线层、PACKAGE_TOP、PACKAGE_BOTTOM。 2、DRC type控件: 软件分析板上的DRC,并把有DRC的类型罗原创 2022-07-02 10:50:55 · 128 阅读 · 0 评论 -
ClearExternalDRC
程序功能:清除设计图上的审核程序Yep Checker生成的DRC标识。原创 2022-07-02 10:49:20 · 77 阅读 · 0 评论 -
ClearTempHighlight
程序功能:清除设计图上的临时高亮项目,比如symbol,net,pin,via等。原创 2022-07-02 10:48:09 · 124 阅读 · 0 评论 -
1.DesignForSetting\Calculator
程序功能:简易计算器。可以用来进行加、减、乘、除的计算以及英制单位与公制单位的转换。原创 2022-07-02 10:46:47 · 105 阅读 · 0 评论 -
1.DesignForSetting\SetDrawingSize
程序功能:初始化版图的图面大小,仅适用于新的项目开始设计的时候,快速的设定版图的图面大小。原创 2022-07-02 10:45:26 · 103 阅读 · 0 评论 -
2.DesignForClines\1.SaveFanout
程序功能:保存一个模块的走线结果,以便于将该走线结果用于其他类似的模块。 执行命令,点击鼠标右键,选择“Temp Group”进行多次选择,在Find面板中勾选vias,clines,shapes。选择需要保存的走线结果,包括vias,clines,shapes,然后在在Find面板中勾选symbols选择一个基准的器件,通常选择这个模块里面pin数最多或者封装尺寸最大的器件作为基准器件,点右键选择“complete”完成选择。在当前的目录下会生成命名为“fanoutlib.fbp”文件夹,里原创 2022-07-02 10:44:19 · 146 阅读 · 0 评论 -
2.DesignForClines\2.FanoutPackage
程序功能:调用模块的走线结果,以便于将该走线结果复制到其他类似的模块。 执行命令,选择基准器件,程序完成模块走线复制,点击鼠标右键选择Done结束命令。当然,当前目录下需要存在有与基准器件的封装名称一样的*.fbp,用于调用。 通常情况下:“YepDesigner\2.Design For Clines\1.Save Fanout”和“YepDesigner\2.Design For Clines\2.Fanout Package”这两个功能是配合使用的。 另外:将原创 2022-07-02 10:42:09 · 134 阅读 · 0 评论 -
2.DesignForClines\3.QuickBusRouting
程序功能:快速BUS走线增强功能实现了三大功能,功能一:无网络信号多根BUS快速走线;功能二:通过复制一根走线方式实现BUS快速走线;功能三:使用FlowPlan功能规划后直接将Bundle规划线快速生成BUS走线。 一、无网络信号多根BUS快速走线 按照程序设定的走线数量、走线线宽、走线间距、走线层面完成BUS快速走线。Quantity:设定BUS线包含的走线数量;LineWidth:设定走线的线宽;LineSpace:设定走线和走线的间距;Layer:选择走线的层面;原创 2022-07-02 10:40:15 · 476 阅读 · 0 评论 -
2.DesignForClines\4.BgaAutoRouting
程序功能:实现BGA封装快速全自动出线。该程序功能强大,实现了如下的功能:1、程序自动识别单端网络和差分网络,使用不同的策略进行自动出线。2、程序可以设定过孔和过孔之间可以选择走一根信号线或者2根信号线。3、程序可以设定某些网络(包括单端网络和差分网络)需要走在特定的信号层面,程序支持多信号层时候,程序面板自动扩展变化。4、程序可以设定单端网络和差分网络的线宽和线距,以满足高速阻抗设计要求。5、程序可以选择某个BGA进行自动出线,也可以全部BGA进行自动出线。6、程序可以删除某个BGA的自动出线,设定层面后原创 2022-07-02 10:37:12 · 261 阅读 · 0 评论 -
2.DesignForClines\ChangeClinesWidth
程序功能:批量改变走线的线宽。同时可以显示单一层面的线宽最大值与最小值。1、Source Layer:选择某个信号层;2、Source Segment Width:选择需要改变的走线宽度值;3、New Segment Width:输入新的线宽值。...原创 2022-07-01 22:06:13 · 92 阅读 · 0 评论 -
2.DesignForClines\ClineToShape
程序功能:实现将铜线更改为铜皮。更改后的铜皮与铜线一样的层面。原创 2022-07-01 22:05:11 · 336 阅读 · 0 评论 -
2.DesignForClines\ClinesCut
程序功能:手动切割铜线。执行命令,对矩形框选区域丝印线进行切割。原创 2022-07-01 22:03:57 · 94 阅读 · 0 评论 -
2.DesignForClines\DeleteDanglingLines...
程序功能:多余走线线段和多余过孔的自动删除以及更改过孔网络信号名称。当然,这些功能现在已经全部包含到Yep Checker程序里面了,这个程序就不常用了。 多余走线线段是指我们在画板的过程中出现的只有一端有连接的线段,或两端都没有连接的线段;多余过孔是指我们在画板的时候出现的无任何的连接的过孔。...原创 2022-07-01 22:02:21 · 153 阅读 · 0 评论 -
2.DesignForClines\NetLengthReport
程序功能:提供走线在单层的Clines长度报告。注意:只提供选中的Clines长度,而不是整个网络长度。原创 2022-07-01 22:01:10 · 99 阅读 · 0 评论 -
2.DesignForClines\PinClineWidthReport
程序功能:提供与焊盘连接的走线宽度和铜皮宽度的总和报告。 在电源设计中,设计工程师需要关心与焊盘连接的走线宽度和铜皮宽度的总和,以确定与焊盘连接的走线和铜皮的总的载电流的能力是否满足电源设计要求。 当铜皮和焊盘是全连接的时候,程序以4个花瓣连接的方式进行估算连接的宽度。并默认铺铜的厚度为1OZ,40mil的线宽能够过1A的电流。如果,实际的设计铜皮的厚度不是1OZ,用户需要自己再对结果进行换算。...原创 2022-07-01 21:59:31 · 82 阅读 · 0 评论 -
3.DesignForVias\1.AutoRoutingFirstSetp
程序功能:实现整版或者局部全自动布线第一步。 整版或者局部全自动布线第一步程序,是自动布线研究的第二阶段成果。第一阶段成果为短线全自动布线,这个以前已经公布使用,这两个程序现在可以配套使用了,配套使用入口在Routing tools中。 该程序支持整版的短线全自动布线。 该程序不仅支持通孔板子的全自动打孔,使用“Through”面板相关控件。而且支持盲孔板子的全自动打孔,使用“HDI”面板相关控件。 该程序不仅支持新板项目的全自动打孔,点击“Run”按原创 2022-07-01 21:57:19 · 239 阅读 · 0 评论 -
3.DesignForVias\2.AutoRoutingSecondStep
程序功能:实现按pin自由式打过孔。 实现按pin自由式打过孔作为全自动短线布线和打过孔程序的有益的补充,这两个程序现在的配套使用可以完全改变Allegro原有的打孔模式。配套使用入口在Routing tools中。该程序能够自动识别普通信号,电源信号,以选择不同的线宽策略。该程序能够自动识别电源管脚的大散热焊盘,以选择不同的打孔策略。 一、面板介绍Setting signal vias:用于选择普通信号的过孔类型,如果有很多过孔,自动打孔的时候,使用第一个过孔类型。软件会记住用原创 2022-07-01 21:43:11 · 169 阅读 · 0 评论 -
3.DesignForVias\ChangeViasNet
程序功能:针对选择的过孔进行网络名称更改。 点击“Pick”按钮,提取新的网络名称用于变更网络名。原创 2022-07-01 21:41:37 · 102 阅读 · 0 评论 -
3.DesignForVias\MSBGAFanOut
程序功能:BGA封装芯片走线FANOUT扇出。1、Via Type:选择用于FANOUT的过孔类型;2、Line Width:输入FANOUT的走线宽带;3、Remove dummy cline and via:自动删除无网络的走线和过孔;4、Add power line width:自动加粗电源信号走线;...原创 2022-07-01 21:40:07 · 114 阅读 · 0 评论 -
3.DesignForVias\ReplaceVias
程序功能:针对选择的过孔进行过孔类型替换。原创 2022-06-30 13:26:53 · 89 阅读 · 0 评论 -
4.DesignForShapes\2.AutoRoutingAddShape
程序功能:实现整版或者局部全自动铺铜皮。 全自动铺铜皮程序,是自动布线研究的第三阶段成果。第一阶段成果为短线全自动布线,第二阶段成果为整版全自动或者局部全自动打过孔,这两个以前已经公布使用,这三个程序现在可以配套使用了,配套使用入口在Routing tools中。 该程序不仅支持新板项目的全自动铺铜皮,而且支持改版项目的全自动铺铜皮。 该程序能够自动识别电源信号,地信号,对电源信号可进行整版自动铺铜皮,对地信号不进行整版自动铺铜皮。对地信号可进行局部自动铺铜皮。原创 2022-06-30 13:25:32 · 173 阅读 · 0 评论 -
4.DesignForShapes\1.CutShape
程序功能:程序功能:针对矩形选择区域的铜皮进行切割。原创 2022-06-30 13:23:53 · 96 阅读 · 0 评论 -
5.DesignForDrawing\ChangeLayer
程序功能:将丝印Line或者丝印Text或者丝印Shape的class和subclass更改为任意的class和subclass。 正常情况下,allegro是不允许对丝印Line或者丝印Text或者丝印Shape进行跨class进行变更的。借助这个程序可以实现变更为任意的class和subclass。...原创 2022-06-30 13:21:20 · 102 阅读 · 0 评论 -
6.DesignForPlacement\2.PdfSchematicInteractive
程序功能:PDF原理图和BRD 版图文件交互功能。该程序实现器件交互和网络交互共计13项功能。解决没有电子档原理图的情况下,使用PDF原理图也可以快捷的实现项目的布局和布线的交互。PDF原理图整页文本选中的情况下,程序可以自动识别出器件或者网络进行交互。 控件功能介绍: 1、Comps和Nets 选择交互的对象,是进行器件交互还是进行网络交互。 2、Place按钮 按页或者选中的器件,进行器件的自动抓取和布局。 3、Select按钮原创 2022-06-30 13:14:56 · 184 阅读 · 0 评论 -
6.DesignForPlacement\ALIGN_SYM...
程序功能:在brd版图设计环境下,实现对symbol与symbol之间,pin与pin之间,text与text之间,对齐功能,包括上、下、左、右、中间方向。均衡分布功能,包括水平方向,垂直方向。在dra封装库设计环境下,实现对pin与pin之间的对齐功能和均衡分布功能。1、TOP按钮:向上对齐;2、Center按钮:水平中间对齐;3、Bottom按钮:向下对齐;4、Pick按钮:水平中间对齐,点击某个坐标放置器件,可选择Y轴的坐标位置整体移动。5、Distrib按钮:水平均衡分布,可选择器件与器件之间的尺寸原创 2022-06-30 12:05:48 · 174 阅读 · 0 评论 -
6.DesignForPlacement\ExportHighlightedList
程序功能:输出版图上被高亮的网络和被高亮的器件的列表文件。执行后生成“hilight_sym.lst”和“hilight_net.lst”文件。原创 2022-06-30 12:04:32 · 79 阅读 · 0 评论 -
6.DesignForPlacement\PlaceHighlightedSymbols
程序功能:移动高亮的器件到PCB板框的右下角。原创 2022-06-30 12:03:35 · 75 阅读 · 0 评论 -
6.DesignForPlacement\QueryorModifyObject
程序功能:在brd版图环境下,可以一次性精确定位器件的X轴坐标,Y轴坐标,旋转角度,固定信息,层面。可以输入REF,点击“Find”按钮查找器件。 在dra封装环境下,可以一次性精确定位管脚的X轴坐标,Y轴坐标,旋转角度。...原创 2022-06-30 12:02:35 · 113 阅读 · 0 评论 -
7.DesignForSilkscreen\AddMultilineText
程序功能:一次性增加多行文字 此功能是对allegro本身自带的“Add \ Text”的功能的扩展,可以一次性输入多行文字。同时,也可以对单行文字进行标记更改。原创 2022-06-29 21:11:23 · 93 阅读 · 0 评论 -
7.DesignForSilkscreen\AddRefDesOnComponent
程序功能:恢复被误删除的器件的REF丝印文字。有时候器件的REF丝印文字被误删除,可以使用该功能进行恢复。原创 2022-06-29 21:09:53 · 82 阅读 · 0 评论 -
7.DesignForSilkscreen\CheckSilkscreenDirection
程序功能:检查REF方向是否和器件方向一致,主要用于常规电阻和电容等小器件的检查。也就是当器件是横着摆放的时候,REF方向也要求要横着摆放。当器件是竖着摆放的时候,REF方向也要求要竖着摆放。 该程序的功能已经被“YepChecker\9.Check For Checking\4.Check For Silkscreen\2.Check The Direction Of REF And The Device”包含,不再常用。...原创 2022-06-29 21:08:48 · 91 阅读 · 0 评论 -
7.DesignForSilkscreen\CopyRefdes
程序功能:相似模块的丝印摆放结果的复用。 在PCB设计中,经常有相同或者类似的模块出现,Yep Designer不仅提供了相同或者相似模块的布局结果的设计复用,提供了相同或者相似模块的布线结果的设计复用,还提供了相同或者相似模块的丝印摆放结果的设计复用。 操作步骤: 1、执行命令,点击鼠标右键,选择“Temp Group”然后选择已经摆放好丝印的器件,鼠标点击右键选择“Complete”完成选择。 2、选择基准器件1,该器件属于已经摆放好丝印里面器件其原创 2022-06-29 21:07:36 · 120 阅读 · 0 评论 -
7.DesignForSilkscreen\ExportSilkscreen...
程序功能:导出Silkcreen层的REF和Line丝印坐标。 此功能导出Silkcreen层的REF和Line丝印坐标数据,用于多人协同设计,Silkcreen层的REF和Line丝印摆放结果的整合。 输出的丝印内容包括如下的class \ subclass: REF DES \ SILKSCREEN_TOP(text),REF DES \ SILKSCREEN_BOTTOM(text),PACKAGE GEOMETRY \ SILKSCREEN_TOP(text原创 2022-06-29 21:05:59 · 86 阅读 · 0 评论