尊敬的从事电子产品研发的工程师们：
大家好！
我名叫FUTURE（网络上请允许我使用英文名）。今天是个值得祝贺的日子，经过多年的软件产品化的努力，YEPEDA辅助PCB设计软件终于可以和大家见面了。今天终于可以和大家分享我接近20年的电子产品开发，特别是电路板的设计工作经验和工作总结。其他工程师的工作总结可能是一篇篇文档，我的工作总结致力于设计工作标准化，规范化。并最终将自己建立的标准和规范程序化，让他们可以真正和其他工程师瞬间融合，只需要您动动鼠标和键盘，就可以融入和借鉴我近20年的工作经验。
在从事电子产品开发，特别是PCB LAYOUT设计工作的20年来，我深深体会从事电子研发工作人员的不容易，赶项目进度，加班那是家常便饭。大公司和中小公司之间的PCB设计研发实力差异巨大，中小公司大多无法建立PCB设计部门，更不用说建立PCB设计部门中EDA研究团队。YEPEDA辅助PCB设计软件的出现，就是为了减少大公司和中小公司之间的PCB设计研发实力差距，致力于让设计工程师能够少那怕是1分钟1秒钟的加班。
YEPEDA辅助PCB设计软件由如下的几个部分构成：
1、Yep Checker：
他是基于allegro设计平台的PCB审核工具，致力于能够替代第三方的审核工具，比如Valor enterprise。
2、Yep Designer：
他是基于allegro设计平台的PCB设计工具，后续功能会不断的扩充和增加。
3、Yep Basic：
致力于重新开发网络上已经有的功能，再借助YEPEDA拥有的二次开发能力，让工程师拥有YEPED后，就不需要再收集网络的功能，实现设计工具的一统。
4、LIB：
他是基于allegro设计平台的PCB封装设计工具，拥有全自动化和半自动化的封装设计工具，致力于能够替代第三方的PCB封装设计工具，比如Mentor LP。
5、LAYER：
PCB设计的快捷键设定，快速切换层面，颜色显示的保存和切换等。
具体的功能，需要工程师，自己慢慢的学习和体会。我已经为公开的第一期的所有程序都做了一个GIF动画。
由于程序的功能众多，这里列出一些本人认为精彩的视频，供工程师学习：
一、建库阶段
2、按照YEPEDA设定的焊盘库，封装库的命名规范和设计规范全自动创建规则性封装
4、实现封装版本从17.x一次性降低到16.x，从16.x一次性降低到15.x，或者从17.x一次性降低到15.x
二、布局阶段
2、HDL原理图按原理图页的symbol坐标打散brd图上的器件
3、ORCAD原理图按原理图页的symbol坐标打散brd图上的器件
4、模块复用增强功能
三、布线阶段
2、保存一个模块的走线结果，以便于将该走线结果用于其他类似的模块
3、在brd版图上直接增加fpga器件的管脚swap信息，让pcb设计工程可以直接对fpga器件的管脚swap
四、丝印阶段
3、批量进行丝印的字体大小、丝印字体的原点位置，丝印与器件相关的位置
五、审核阶段
六、光绘阶段
YEPEDA第一期公开了400多个gif动画，需要工程师自己学习和掌握，提供学习版本。
拥有YEPEDA allegro skill，让allegro插上一双翅膀，让LAYOUT不再累和OUT。
YEPEDA
2018-9-27
850
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
