数字电路实验-组合逻辑电路的设计及测试

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档

---

前言

数字电路实验对于整个数字电路的学习来说是十分重要的一件事情。
我在学习完这门科目以后将所有的实验笔记进行了整理，希望能在学习的途中帮助到你。

一、实验内容

1、设计用与非门及用异或门、与门组成的半加器（74LS00、74LS86、74LS08）
2、设计一个对两个两位无符号的二进制数进行比较的电路，根据第一个数是否大于、等于、小于第二个数，使相应的三个输出端中的一个输出为“1”，要求用与门、与非门及或非门实现（74LS08、74LS00、74LS20、74LS02）

二、实验原理

在进行仿真之前我们首先要知道一些基本的数字电路逻辑。
实验开始之前你需要知道，数字电路中最重要的三个逻辑分别是与、或、非。
其中与为AB，逻辑关系中取交集
或为A+B，逻辑关系中取并集
最后非为A‘，逻辑关系中取反
在知道这些简单的基础概念之后我们就可以开始设计我们的电路了

三、半加器

原理组成

半加器是实现两个一位二进制数加法运算的电子器件，具有被加数A和加数B两个输入端、输出端Y，经常被应用在算数运算电路中，用于计算两个一位二进制相加，不考虑低位进位。
即用通俗话解释为，半加器相当于构成一种加法器，在数字电路中由于是二进制的存在，因此会有1+1=0（进位），1+0=1，等各种加法操作。与全加器不同的是半加器主需要考虑当前的两个加数，并且会向下一级产生进位。全加器则需要考虑上一级进位的加数，即A+B+Ci-1（上一级进位）= Si + Ci

设计步骤

现在我们大致理解了它的原理，那么我们需要设计一个半加器之前需要先列出它的真值表，也就是它的各种情况。

图为半加器的真值表，那么我们就可以根据这个真值表化简它的逻辑函数。对于Si和Ci而言，我们需要分别讨论，仅对于它们取到1时有效，因此我们可以得到他们化简的逻辑表达式。


这样我们的设计工作就完成了，接下来要做的就是根据我们化简出来的表达式进行仿真电路的搭建。

电路仿真

以上为电路的逻辑图，实际实验中我们是使用一块集成芯片74LS00，这块芯片中有4个与非门。

请注意： 在你进行实验之前请一定记得先画出连线电路图，并且表明各个引脚，这样能够极大程度提高你的连线速度。

四、比较器

原理组成

在数字电路中，经常需要对两个位数相同的二进制数进行比较，以判断它们的相对大小或者是否相等，用来实现这一功能的逻辑电路就称为数值比较器。
通俗的话来讲，本次实验我们是两位数值比较器，即便当有A1，A0，B1，B0四个输入，判断是大于，小于还是等于三个输出。

设计步骤

与半加器类似，我们同样需要列出这个两位数值比较器的真值表

我们一样需要对于这个真值表进行拆分，找出L，E，S的逻辑函数，并将他们化简，这里的化简我们采用卡诺图化简法
对于L而言


对于E而言


对于S而言

电路仿真

根据所列出的逻辑函数我们可以进行对应的仿真

请注意，在进行实物连接时需要注意芯片的各个引脚

总结

以上就是今天要讲的内容，希望能够帮助到你的实验。

半加器Multisim14文件：
链接：https://pan.baidu.com/s/1J6Qb5aWDwwvWh3b90ME7Gw?pwd=POLY
提取码：POLY

数值比较器Multisim14文件：
链接：https://pan.baidu.com/s/1tsq4Uop1hPFE1wz-sspkwQ?pwd=POLY
提取码：POLY