组合逻辑电路的设计与测试（数字电子技术）

一、实验目的

掌握组合逻辑电路的设计与测试方法。

二、实验原理

根据逻辑功能的不同特点，可以把数字电路分成两大类，一类叫做组合逻辑电路（简称组合电路），另一类叫做时序逻辑电路（简称时序电路）。

在组合逻辑电路中，任意时刻的输出信号取决于该时刻的输入信号，与信号作用前电路的原状态无关，所以不包含记忆元件，由各种门电路来构成。这也是组合逻辑电路在逻辑功能上的共同特点。

组合逻辑电路的分析，所要完成的工作是通过分析找出电路的逻辑功能来。通常采用的分析方法是从电路的输入到输出逐级写出信号的逻辑函数式，最后得到表示输出与输入关系的逻辑函数式。然后用公式化简法或卡诺图化简法将得到逻辑函数式化简或变换，写出最简逻辑函数式，有时也用真值表形式表示输入输出的逻辑关系，以使电路的逻辑功能更加直观，一目了然。

设计组合电路的一般步骤如图2－1所示。

根据设计任务的要求建立输入、输出变量，并列出真值表。然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达式。根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。最后，用实验来验证设计的正确性。

三、实验步骤

1. 设计一个半加器电路，要求用与非门、异或门组成。

半加器的真值表为：

输入		输出
A	B	C	S
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

由真值表可得逻辑表达式：
S =A B + AB = A ⊕ B （为非）
C = A B

此表达式和卡诺图化简后的结果一致，已经是最简形式。
由逻辑表达式可得用芯片实现的逻辑图：