itnan110的博客

PCIe总线规定了两大类复位方式，一类是传统复位(Conventional Reset)方式，另一类是FLR(Function-Level Reset)方式。传统复位方式划分为两类，一个是Fundamental Reset，另一个是Non-Fundamental Reset。PCIe提供多种复位方式的主要原因是减少PCIe设备的复位延时，其中传统复位方式的延时大于FLR方式。

值得注意的是，该寄存器由系统软件设置，但是在PCI设备的运行过程中，只有其硬件逻辑才会使用该寄存器，比如PCI设备的硬件逻辑需要得知处理器系统Cache行的大小，才能进行存储器写并无效总线事务，单行读和多行读总线事务。该寄存器的含义与PCI Agent配置空间的Status寄存器的含义相近，PCI桥的Secondary Status寄存器记录Secondary Bus的状态，而不是PCI桥作为PCI设备时使用的状态。值得注意的是，处理器使用存储器域的地址，而BAR寄存器存放PCI总线域的地址。

我们可以计算一下：因为PCIe最多支持256个Bus，每条Bus最多支持32个Device，每个Device又最多支持8个Function。

PCIe EP设备外部会连接许多模块实现上述流程，比如应用层设置app_ltssm_enable和app_hold_phy_rst，一般会通过power_up模块实现。上图为PCIe初始化的基本流程，需要注意的是，配置请求只能有CPU发起，即对应PCIe的RC端（Root Complex）。应用层设置app_hold_phy_rst=1，重新配置PHY的寄存器参数。应用层设置app_ltssm_enable=1，使能PCIe的链路训练。开始应用层传输，完成初始化流程。如GEN3,GEN4的切换等。

上述三种传输方式，如下图所示：图中，蓝色通道表示点对点(Point to Point)传输；红色通道表示**端对端(End to End)传输；绿色通道表示同级间(Peer to Peer)**传输。