![](https://img-blog.csdnimg.cn/20201014180756754.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
文章平均质量分 79
Triumph++
志之所趋,无远弗届,穷山距海,不能限也!
展开
-
FIFO原理及其应用
1 FIFO原理FIFO(First In First Out,即先入先出),是一种数据缓冲器。先被写入的数据会按顺序先被读出。FIFO可看做一个管道,有数据写入端口和 数据读取端口:如图,数据写入端口从1~10依次写入数据,则数据读取端口也从1~10依次读取数据。输出端口每读出一位数据,FIFO中的后一位数据就向前移一位。如读取端口读出1、2、3后FIFO输出端口的第一位变为4。1.1 FIFO的使用写数据端口:w_clk : 写数据时钟信号 w_req : 写...原创 2022-05-08 21:54:16 · 23549 阅读 · 6 评论 -
FPGA 实现LED闪烁10次数,可通过参数修改闪烁时间和闪烁次数
FPGA 实现LED闪烁10次数,可通过参数修改闪烁时间和闪烁次数。原创 2022-04-16 10:37:38 · 2892 阅读 · 0 评论 -
RTL代码编写规范
本文主要记录RTL代码编写的规范及常见错误的解决办法,以方便查阅。原创 2022-04-14 10:35:24 · 4980 阅读 · 1 评论 -
用Qt实现Q-M算法化简逻辑表达式及Qt项目打包发布方法
本文主要提提供一种基于Q-M算法的逻辑表达式化简方法,并用Qt实现图形化的操作界面!同时也提供了Qt项目的发布及打包方法!原创 2022-04-10 15:24:19 · 2149 阅读 · 0 评论 -
Vscode常用快捷键
本文主要介绍了Vscode中常用,且实用的快捷键!原创 2022-03-31 15:10:56 · 3271 阅读 · 0 评论 -
Verilog基础知识(二) Testbench编写
编写Testbench的目的是把RTL代码在Modsim中进行仿真验证,通过查看仿真波形和打印信息验证代码逻辑是否正确。下面以3-8译码器说明Testbench代码结构。Testbench代码的本质是通过模拟输入信号的变化来观察输出信号是否符合设计要求!因此,Testbench的核心在于如何模拟输入信号,并把模拟的输入信号输入到功能模块中产生输出信号,如上图所示。解决方案为:通过随机数产生输入信号 通过实例化模块把模拟输入信号传入功能模块中1 3-8译码器T...原创 2022-04-01 10:37:41 · 16516 阅读 · 3 评论 -
单片机、FPGA、ARM、DSP各自的特点及应用
1 单片机1.1 定义单片机(Single-Chip Microcomputer)是一种集成电路芯片,是采用超大规模集成电路技术把具有数据处理能力的中央处理器CPU、随机存储器RAM、只读存储器ROM、多种I/O口和中断系统、定时器/计数器等功能(可能还包括显示驱动电路、脉宽调制电路、模拟多路转换器、A/D转换器等电路)集成到一块硅片上构成的一个小而完善的微型计算机系统。常见的单片机有51单片机、STM32单片机。1.2 开发基础开发语言:C语言 开发软件:keil...原创 2022-03-31 20:28:37 · 13159 阅读 · 8 评论 -
Verilog 基础知识(一) Verilog 基础语法与注意事项
本文主要介绍了硬件描述语言:Verilog HDL的一些常用语法及注意事项。原创 2022-03-26 21:43:43 · 53594 阅读 · 11 评论