ModelSim
文章平均质量分 91
jackinzhou
追求卓越,成功会不期而至。享受过程,结果将水到渠成。
展开
-
使用ModelSim进行时序仿真
一、准备工作首先需要EDA综合工具生成用于功能或时序仿真的网表文件(VHDL为.vho,Verilog为.vo),以及使用EDA仿真工具进行时序仿真时所需要的包含时序延时信息的标准延时格式输出文件(.sdo)。这里我们以EDA工具为ALTERA的Quartus II 9.0为例,使用Verilog DHL,讲解如何使用Quartus II 9.0生成ModelSim 6.2b时序仿真所需的原创 2012-08-14 17:21:05 · 23437 阅读 · 1 评论 -
modelsim中代码覆盖率使用详解
Modelsim代码覆盖率功能Code coverage,能报告出statement(语句)、branch(分支)、condition(条件)、expression(表达)、toggle(信号翻转)、fsm(有限状态机)等多种覆盖率情况。1、编译选项(compile option):在Modelsim的Workspace里选中需要查看代码覆盖率的文件,然后点击右键选择compile—>co转载 2012-08-22 20:23:33 · 23581 阅读 · 0 评论