本文详细介绍了如何使用ModelSim进行时序仿真。首先，通过ALTERA的Quartus II 9.0设置仿真工具路径和生成仿真所需文件。接着，在ModelSim中，更改库文件位置，新建库，编译EDA工具资源，然后建立工程，添加网表和激励文件。最后，选择激励，添加库文件和延时文件进行仿真，结果显示在波形图中，包含时序信息。
一、准备工作
首先需要EDA综合工具生成用于功能或时序仿真的网表文件（VHDL为.vho，Verilog为.vo），以及使用EDA仿真工具进行时序仿真时所需要的包含时序延时信息的标准延时格式输出文件（.sdo）。
这里我们以EDA工具为ALTERA的Quartus II 9.0为例，使用Verilog DHL，讲解如何使用Quartus II 9.0生成ModelSim 6.2b时序仿真所需的.vo及.sdo文件。这里我们先使用EDA工具对工程进行综合，综合通过后进行如下操作。
1、设置仿真工具的路径。
设置用户存放ModelSim的路径，选择菜单栏的Tools-->Options，如下图所示：
在Options窗口下，选择左栏Category下的General-->EDA Tools Options，则右栏出现相应的仿真工具。我们选择ModelSim，并设置路径（该路径为用户存放Mode
最低0.47元/天 解锁文章
扫一扫
1448
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
