元件：半加器

--半加器是实现两个一位二进制数的加法运算电路
--对两个输入数据位相加，输出一个结果位和进位，没有进位输入
LIBRARY IEEE;
USE IEEE_STD_LOGIC_1164.ALL;

--half_adder端口配置:
--输入口：data1,data2
--输出口：sum结果,carry进位
ENTITY half_adder IS
PORT(data1,data2:IN STD_LOGIC;
sum:OUT STD_LOGIC;
carry:OUT STD_LOGIC);
END ENTITY half_adder;

--behave类型通常用于验证算法，rtl类型通常用于面向对象
ARCHITECTURE behave_half_adder1 OF half_adder IS
BEGIN
	sum<=data1 XOR data2 AFTER 6ns;
	carry<=data1 AND data2 AFTER 6ns;
END ARCHITECTURE behave_half_adder1;