- 博客(5)
- 收藏
- 关注
RSS订阅原创 Imatest报错
出现这个错误主要是在你上一次使用软件的时候选择了保存本地的实验数据，解决办法是删除其中的数据，点击ok，然后关闭弹框，会自动弹出一个.txt的文本框，其中有一些记录信息，如图2所示。关于图像质量测试的软件Imatest在打开后报错如图1所示的Bad data in imatest，本人用的3.7破解版。Ctrl+A选择所有delete，然后Ctrl+S保存，关闭弹框，重新打开软件就恢复正常了。
2023-12-12 12:53:59
478
原创 数字图像处理—Bayer初学（小记）
等这些专业名词都是什么意思？相信很多刚开始学习数字图像处理的小伙伴和我一样都是一头雾水，这些都是什么鬼东西？然后上百度一个一个搜索，结果也没办法很好的联系到一起去，感觉不到他们之间的关联性。那么我从网上找到的资料对这些专业名词进行一一解释，然后用通俗的方式进行相互之间的联系，方便我自己以后也能巩固一下，如果里面有不正确的地方还请指正。二者没有本质的区别，即都是联合图像专家组，是用于连续色调静态图像压缩的一种标准，文件后缀名为.jpg或.jpeg，是最常用的图像文件格式。
2023-05-12 16:56:07
1349
2
原创 Ram Based Shift Register Xilinx IP核仿真与理解
在这里发现数据是对齐的，但是data2的第一个数据是从2开始的，这就明显是错误的，其实就是我的基础不是太牢固，在testbench中 ce 信号拉高之后我就紧跟着开始输入了数据，这时候在下一个时钟的上升沿才开始把输入数据传进Shift Ram IP核，所以开始的数据就变成了2而不是1。同步FIFO是将从VDMA IP核中读取到的AXI_Stream流数据信号进行缓存做帧差运算，调用这个IP核的目的是防止前面的数据还没有处理完，后面的数据就已经改变导致数据混乱发生错误。
2023-05-11 14:56:48
1059
原创 关于使用Vivado 2018.3开发过程中遇到的一些问题(一)
因为电脑之前一直蓝屏，然后重新装了Win10企业版系统，也重新安装了Vivado，在使用Vivado2018.3进行开发的时候，遇到了一个特别奇怪的报错。首先我新建了一个工程，然后进行Block Design，添加各种硬件系统需要的IP核（这里补充说明一下，在我的硬件系统中需要使用AXI接口、DDR3，所以这就避免不了数据的读写，也就是说在进行Block互联的时候，需要使用到S_AXI_HP接口）设计结束后点击AutoConnect，此时本来系统应该会自动在ZYNQ pr
2023-04-21 15:05:13
979
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人