jk_101的博客

目录FPGA高层次综合HLS(三)-Vitis HLS创建Vivado IP重要术语LUT 或 SICEBRAM 或 Block RAMLatency延迟Initiation Interval (or II, or Interval间隔)Vitis HLS检查文件测试组件高层次综合 使用指令调整综合流水线循环展开循环为 LUT 交换 Block RAM总结 高层次综合（High-level Synthesis）简称HLS，指的是将高层次语言描述的逻辑结构，自动转换成低抽象级语言描述的电路模型

原创 碎碎思OpenFPGA。