杂记：Atmel sama5d3 Bus Matrix (MATRIX)

Bus Matrix (MATRIX)
概述
MATRIX实现了多层ahb，基于ahb-lite协议，使能多主控ahb和从ahb可以同时运作
最多有16个主控，16个从
正常的延迟是一个周期，没有延迟的情况是从控已经与默认主控相连了
MATRIX与aph相适应


sama5d3的MATRIX有15个主控，各个互不影响，当然是连接不同的从控时候
每个主控有自己的解码器，有相同的解码规则


Master 0 Cortex A5
Master 1, 2, 3 DMA Controller 0
Master 4, 5, 6 DMA Controller 1
Master 7 GMAC DMA
Master 8, 9 LCDC DMA
Master 10 UHP EHCI DMA
Master 11 UHP OHCI DMA
Master 12 UDPHS DMA
Master 13 EMAC DMA
Master 14 ISI DMA


sama5有13个从控，每个从控有自己的仲裁器，各自不同


Slave 0 Internal SRAM0
Slave 1 Internal SRAM1
Slave 2 NFC SRAM
Slave 3 Internal ROM
Slave 4 Soft Modem (SMD)
Slave 5 USB Device High Speed Dual Port RAM (DPR)
Slave 5 USB Host OHCI registers
Slave 5 USB Host EHCI regis