ahb-hport编码

最新推荐文章于 2024-11-09 16:58:24 发布
最新推荐文章于 2024-11-09 16:58:24 发布
阅读量601 收藏 2
点赞数 1
文章标签： 分布式
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_45926544/article/details/129001503
版权

 

 

 

 bufferable：传输在总线上是能被buffer的，数据从master出来经过总线，bufferable一般对应写。

 cpu发一个写的burst，数据在bus上可以先缓存下来，bus给cpu回ready，表示数据已经接收了；数据是否去sram0还不知道。bus再把数据慢慢转发到终端sram0；

bufferable：cpu/master看到的ready是假的，不是终端slave回的，而是中间bus中转的地方回的。

bufferable=0，地址和数据都必须到终端slave去，终端直接回response，hready给master。

bufferable=1传输效率高一些，可以在中间bus缓存。问题：cpu看到的hready是假的（如果传输错误，bus arbiter给cpu发中断，cpu进入中断服务程序查看）。

cacheable：能不能被cache，这一笔传输要不要进cache：master决定的，master知道这一笔数据传输的特性。cpu知道这个数据是经常访问的还是不经常访问的。由master决定这个数据能不能被放进cache里。

只要cacheable是1，其bufferable也是1.

filp-flop
关注
AHB总线系列学习（二）
weixin_43070186的博客
08-20 1279
本节内容主要对AHB的信号进行基本介绍，包括以下内容： 全局信号 主设备信号 从设别信号 译码器信号 多路复用器信号 2.1 主设备信号 全局信号 信号名 信号来源 描述 HCLK 时钟源 上升沿有效 HRESETn 复位控制器 低电平复位 ...
AHB协议（1/2）
weixin_44590534的博客
01-03 2550
AHB协议（1/2）
AHB总线学习
岸边水的博客
09-16 3168
AHB总线的主要特征 支持burst传输 单时钟边沿触发的操作 非三态实现 宽的数据总线配置 64,128,256,512和1024bits 总线结构 对于单master的AHB总线来说，主要包含master，decoder，multiplexor以及salves，对于多masters的情况，还需要加入arbiter来进行仲裁 Master interface Slave interface Decoder diagram 对于decoder来说，因为有多个的slave，所以需要对地址进行译码
AHB总线信号的产生
loading_up的博客
03-25 424
`timescale 1ns/1ns module bus_wr_tb; reg clk; reg cs;// reg wr;//写入地址 reg [31:0] addr;//32bit地址总线 reg [31:0] data;//32bit数据总线 initial begin cs=1'b1; wr=1'b1;//初始化 #30; bus_wr(32'h1100008a, 3...
AMBA-AHB总线协议
weixin_46017929的博客
06-02 1273
AHB协议简介1 简介 AHB总线规范是AMBA总线规范的一部分，AMBA总线规范是ARM公司提出的总线规范，被大多数SoC设计采用，它规定了AHB (Advanced High-performance Bus)、ASB (Advanced System Bus)、APB (Advanced Peripheral Bus)。AHB用于高性能、高时钟频率的系统结构，典型的应用如ARM核与系统内部的高速RAM、NAND FLASH、DMA、Bridge的连接。 AHB总线架构 AHB总线的强大之处在于
AHB传输---内存类型
意大利炮修理师的博客
04-29 1058
AHB5定义了属性。这个属性定义了一个接口是否支持本节中描述的扩展存储器类型。如果这个属性没有定义，那么接口就不支持扩展存储器类型。本规范的这一版为每类存储器类型添加了额外的HPROT信号，并为每种存储器类型提供了更详细的要求列表。被断言时，此位表示传输是数据访问。未被断言表示传输是指令取指。被断言时，此位表示传输是特权访问。未被断言表示传输是非特权访问。被断言时，传输的特性可以被修改。未被断言时，传输的特性不得修改。被断言时，传输必须在缓存中查找。
AHB-Lite 协议简介
weixin_45230720的博客
08-22 1273
全局信号APB总线复位信号为低有效并且通常将该信号直接连接到系统总线的复位信号Master 信号Slave 信号可以看到Slave产生的信号都是送给MUX的，由MUX选择其中一个，送到MasterDecoder 信号Decoder实际上就产生一组信号，直接看文档。Decoder顾名思义，进行译码。对什么进行译码？实际上就是地址，当满足条件的时候，将多组HSELx的其中一个拉高，已选中需要选中的Slave。
AHB-SRAMC项目资料及代码
08-13
AHB-SRAMC项目资料及代码是针对高级总线接口（Advanced High-performance Bus，AHB）与静态随机访问存储器控制器（Static RAM Controller，SRAMC）设计的一个综合性学习资源。这个项目涵盖了从理论到实践的多个方面...
IP项目实践：AHB-SRAM设计与验证 （AMBA 2.0 AHB 可以写入简历）
03-07
本项目实践聚焦于AHB-SRAM IP核的设计与验证，这是一项对理解和掌握AMBA 2.0 AHB（Advanced High-performance Bus）总线协议至关重要的技能，对于任何希望在数字集成电路设计或嵌入式系统开发领域发展的工程师来说，...
AMBA 3 AHB-Lite接口转换模块Verilog代码
12-04
在本主题中，我们将深入探讨AMBA 3 AHB-Lite（Advanced High-performance Bus Lite）接口转换模块的Verilog实现。 AMBA 3 AHB-Lite是一种简化版的AHB协议，适用于资源有限或性能要求不高的设计。它提供了一个简单的...
AHB_LITE.rar_AHB fpga_AHB-LITE Verilog_ahb_ahb协议_verilog设计ahb
07-15
AHB-Lite去除了AHB的一些高级特性，如burst传输（连续传输多个数据块）、锁步模式（用于确保数据一致性）等，但仍保留了基本的单周期读写操作，保持了基本的性能和效率。 Verilog是一种硬件描述语言，常用于FPGA和...
AHB-APB_Bridge_UVM_Env:AHB-APB UVM验证环境
05-17
AHB-APB桥接UVM验证环境是一个用于验证高级高性能总线（AHB）与先进外围总线（APB）之间桥接器功能的系统级验证解决方案。这个验证环境基于统一验证方法论（UVM），它利用了SystemVerilog语言的特性来实现高效、可...
AHB传输---保护控制
意大利炮修理师的博客
04-29 1133
在本规格说明书的A版和B版中，HPROT[3]的名称有所变化，但定义保持不变。在A版中，HPROT[3]被指定为可缓存（Cacheable），而在B版中它被指定为可修改（Modifiable）。对于带有内存管理单元的master，这些信号还指示当前访问是否可缓存（Cacheable）或可缓冲（Bufferable）。保护控制信号HPROT[3:0]提供了有关总线访问的额外信息，主要用于实现某种保护级别的任何模块。本规格说明书的A版定义了一个4位的HPROT信号。本规格说明书的B版增加了扩展的存储器类型。
AHB 协议学习
zhy07321517526的博客
12-19 3534
AHB 协议快速入门，简单，方便复习
AMBA5 AHB协议规范(AHB5,AHB-Lite)中文版-第三章 传输
Alfred的博客
03-30 9893
第三章 Transfers 本章描述读写传输。它包括以下部分: – 基本传输 on page 3-28. – 传输类型 on page 3-30. – 锁定传输 on page 3-32. – 传输大小 on page 3-33. – 突发操作 on page 3-34. – 等待传输 on page 3-39. – 保护控制 on page 3-44. – 内存类型 on page 3-45. 3.1 Basic transfers 传输由两个阶段组成: Address：持续一个HCLK周期，除非它被之前
【AHB协议解读 二】信号描述（Signal Descriptions）
qq_41849447的博客
05-16 4020
2.1 全局信号 HCLK和HRESETn（低有效） 2.2 Master信号 HADDR[31:0]：总线地址信号 HBURST[2:0]：buest type（突发类型）表明了传输类型是single类型还是突发组成的一部分。固定长度的bursts支持4/8/16 beats。burst还可以是递增或者循环类型，未指明长度的递增突发类型也是协议支持的。 HMASTLOCK：表明当前传输是锁定的 HPROT[3:0]：表明传输是通过操作码还是通过数据访问，以及传输访问是特权模式还是用户模式；对具有内存管理
AMBA总线学习（2）—— AXI
sinat_31064761的博客
08-21 655
按照协议规定，每传输一次数据，地址需要在上一周期地址的基础上 +4（size 长度），加到边界的时候，地址会发生回转。在 T1 的时候，按照地址 +4 的规律，地址应该是 100_0000，但是因为超过第 5 位的地址不会发生变化，因此，实际的地址应该是 10_0000。写乱序：对 slave 而言 ID 不同的 transaction 数据给出去的顺序可以跟接收到的地址的顺序不一致，处理的快的数据就可以先给出。可以看到，虽然存储的地址有差异，但是每个地址中存储的 Byte是一样的。
AHB学习笔记
月见樽
04-18 8077
1.AHB概述 AHB总线是一种专为高性能同步传输设计的总线，层次高于APB总线，支持以下特性： 突发传输 拆分事务 主设备单时钟周期传输 单时钟沿操作 非三态实现 宽数据总线配置（64/128bit） 1.1.典型AHB系统 典型的AHB系统包括以下部分： 可支持高带宽传输的主干总线 AHB主设备（如高性能CPU和DMA设备等） AH...
Hadoop学习--第一章 Hello大数据分布式
最新发布
qq_74234591的博客
11-09 390
从海量的高增长、多类别、低信息密度的数据中挖掘出高质量的结果可以实现大数据核心工作的存储和计算(另一个是传输)
cm3中的mpu模块会通过指令总线和数据总线输出hport信号吗，该模块会给ahb总线输出哪些信号来实现内存保护的功能
07-14
在CM3（Cortex-M3）处理器中，MPU（Memory Protection Unit）模块不会通过指令总线和数据总线输出`hport`信号。`hport`信号是一种用于控制总线的特定信号，与MPU的内存保护功能无关。 MPU模块通过AHB（Advanced High-performance Bus）总线来实现内存保护的功能。MPU会给AHB总线输出以下几个信号： 1. `HREADY`：AHB总线的读/写操作完成信号。MPU在访问内存时，会通过此信号判断读/写操作是否已经完成。 2. `HRESP`：AHB总线的响应信号。MPU通过此信号接收来自外部设备或内存的读/写响应。 3. `HADDR`：AHB总线的地址信号。MPU通过此信号传递要访问的内存地址。 4. `HWRITE`：AHB总线的写使能信号。MPU通过此信号指示对内存的写操作。 5. `HSIZE`：AHB总线的传输大小信号。MPU通过此信号指示数据传输的大小。 6. `HTRANS`：AHB总线的传输类型信号。MPU通过此信号指示数据传输的类型，如非顺序、顺序等。 通过这些输出信号，MPU可以对访问的地址、权限、大小等进行检查和控制，从而实现对内存空间的保护和访问控制。这些信号将与AHB总线上的其他设备进行交互，确保内存访问的安全性和正确性。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值