PCIE
文章平均质量分 86
+徐火火+
这个作者很懒,什么都没留下…
展开
-
PCIE链路训练-状态机描述4
如果是在128/130b的模式下,收到的TLP/DLP遵循128b/130b解码规则。a:如果当前状态是从recovery.equalization状态进入的,在发送的TS1中,dsp必须要设置pre-cursor,cursor,post-cursor域,注意如果在recovery.equalization状态下收到的最后一个请求是含有preset的request,那么tx必须在将Transmitter Preset bits设为收到的request中的preset值。本节的内容并不适用于更低速的速率。原创 2023-11-27 01:25:15 · 429 阅读 · 0 评论 -
PCIE链路训练-状态机描述3
满足a、b两种条件之一,那么The equalization_done_8GT_data_rate, equalization_done_16GT_data_rate,equalization_done_32GT_data_rate,equalization_done_64GT_data_rate variables 设为1,64.0 GT/s Status Register中的No Equalization Needed Received bit设为1;原创 2023-11-27 01:22:45 · 355 阅读 · 0 评论 -
PCIE链路训练-状态机描述2
9.Flit_Mode_Enabled为1+ LinkUp=0b的情况下,如果tx发出的TS2中的Link Upconfigure/ L0p Capability (Symbol 4 bit 6)域设置为 1b,并且接收到 8 个连续的 TS2 序列,TS2在该比特上的设置同样为1,那么L0p_capable变量设为1,Device Status 3 Register中的Remote L0p Supported bit设为1;否则,该变量清除为 0。,链路编号为相同有效的数值,并且通道编号也不为填充符号。原创 2023-11-23 23:55:15 · 337 阅读 · 0 评论 -
PCIE链路训练-状态机描述1
在此之后,任意一个lane在收到两个连续的TS1,其中link num为具体数值,lane为pad,随后dsp转变为usp(为了根据timeout机制决定谁才是真正的dsp,如果 DSP 接收到的第一批 TS1 中,链路编号就已经不是填充符号了,那么 DSP 通过这种现象就意识到存在交叉链路(Crosslink),链路对端设备此时也是 DSP。,只不过此时该通道将变成面向上游的通道)。在所有剩余的通道中,如果检测到对端接收方,但是没有接收到有效链路编号的通道,将继续发送链路编号和通道编号采用填充符号的。原创 2023-11-23 00:15:00 · 297 阅读 · 0 评论 -
PCIE链路训练-状态跳转1
一旦dsp收到了usp发送的必须数量的TS1(至少两个连续的TS1),明确了链路宽度之后,DSP 会更新一些必须的内部状态,发送通道编号不为填充字符的TS1,并立刻转为 Configuration.Lanenum.Wait 状态,等待 USP 确认通道编号分配。如果一个链路可以由多个link num和非pad TS1的通道合并组成,并且它们接收到两个连续 TS1,其中链路编号相等,通道编号非pad,那么usp应该在可行的情况下,发送通道编号相同的TS1表示接受分配,或者在必要的时候回应不同的编号值提议。原创 2023-11-23 00:12:19 · 236 阅读 · 0 评论 -
PCIE-Malformed tlp,UR,UC,CA
另外原子操作的请求必须以规定的方式字节对齐,如果没有按照规定的方式字节对齐,接收者将认为这个。(对于请求和建议来说,如果不遵循的话那么必须认为是。是无效的,所以大概率是针对这个请求的处理是把他作为。(对于请求和建议来说,如果不遵循的话那么必须认为是。能对应上,但是其他域对不上,也是把他认为是。功能支持的话,如果收到了一个不支持的。的话,对于请求来说,建议将其认为是。的话,对于请求来说,建议将其认为是。,也可以不做任何处理,但是如果是。对于原子操作来说,接收者收到的。,也可以不回,但是如果回的回的。原创 2023-10-26 23:52:00 · 597 阅读 · 0 评论