DDR
文章平均质量分 87
+徐火火+
这个作者很懒,什么都没留下…
展开
-
关于DDR协议的一些操作的理解4
图中的page size表示的就是一行所存储的内容,以64MB*16格式为例,一行一共有10列,每一列存储16bit,也就是2Byte吗,所以一个page size所总共包含的大小是2KB大小空间。可以发现bank地址+行地址是一起的,而随后的读写命令和列地址是一起的,而列地址实际是没有和AP和BC复用的,也就是说auto precharge/burst chop是和读写操作是并行的。等效速率:考虑上下数据沿都采样的问题,是IO速率的两倍(我理解应该是总线上对应的速率,总线都是单时钟沿)原创 2023-09-26 00:23:06 · 540 阅读 · 0 评论 -
DDR3.0管脚介绍
3.cs,片选,低电平有效,选中memory颗粒,选中不同的颗粒的化,比如选中4个颗粒,至少需要四个片选信号,一个rank往往对应多个颗粒,也就是选中多片,而一般一个cs信号只对应一片。A10可用于auto precharge(自动关闭这个bank) ,一般来说,这个信号线是和读写一起进行的,也就是读写操作的时候,如果A10是高的情况下,会在读写操作只会自动将这一个bank关闭,或者把这个bank所对应的行关闭。12.这个信号和DQM复用一个信号线,需要通过寄存器来配置,一般不用,用的较多的是DQM。原创 2023-09-25 00:19:08 · 847 阅读 · 0 评论 -
DDR phy - calibration
留个坑 周日补。原创 2023-08-30 00:03:04 · 945 阅读 · 0 评论 -
DDR PHY
(5)可以完成PHY的初始化,training(比如,automatic DQS gate training,delay line calibrations,VT compensation,write leaving, write read data bit deskew, DQ/DQS eye training),控制的逻辑。(2)数据位宽是以8bit逐渐递增的(这样做的目的是因为可能支持16/32/64bit的总线位宽)(1)不支持SDRAM的DLL off mode。1.ddr phy架构。原创 2023-08-26 21:47:21 · 3241 阅读 · 0 评论 -
关于DDR协议的一些操作的理解2
一些操作命令:1.precharge:由于SDRAM的寻址具体独占性,所以在进行完读写操作后,如果要对同一L-Bank的另一行进行寻址,就要将原来有效(工作)的行关闭,重新发送行/列地址。L-Bank关闭现有工作行,准备打开新行的操作就是预充电(Precharge)。预充电可以通过命令控制,也可以通过辅助设定让芯片在每次读写操作之后自动进行预充电。实际上,预充电是一种对工作行中所有存储体进行数据重写,并对行地址进行复位,之所以称为DRAM,就是因为它要不断进行刷新(Refresh)才能保留住数据,因此它是D原创 2022-12-03 14:27:34 · 4895 阅读 · 1 评论 -
关于DDR协议的一些操作的理解3
3.DDR中的write leaving。2.DDR中的差分信号。原创 2023-08-26 21:45:43 · 1211 阅读 · 0 评论 -
关于DDR协议一些操作的理解1
整体流程:一些基本概念:1.p_bank和l_bank2.rank和bank3.DIMM和SIMM4.DLL概念:DDR控制器架构: 时钟频率对比: (1)memory和phy/controller时钟频率一般是2:1;(2)假设memory那边数据位宽是32bit,因此在仅仅考虑axi一个通道的情况下带宽匹配时总线带宽一般是800MHZ,但是这是只考虑写或者只考虑读,axi读写是并行的,因此总线带宽需要根据实际情况考虑。 axi-if模块将axi的transaction转化为ddr的transact原创 2022-12-03 14:27:07 · 5003 阅读 · 1 评论