本文聚焦STM32的ADC模块，探讨在DMA模式下如何设置时钟频率以达到最高采样率，同时指出在使用USB时对ADC时钟频率的限制。介绍了ADC采样时间的计算公式，并强调了自校准的重要性，以提高转换精度，减少内部电容器组变化带来的误差。
一、ADC（DMA模式）
1、时钟频率设置
CPU的最高时钟频率是72MHz，而ADC模块的最高时钟频率是14MHz。如果需要达到ADC模块的最高时钟频率，CPU的最高频率只能设置到14M x 4=56M。(PCLK2的常用时钟频率为72MHz，而ADCCLK必须低于14MHz，所以在这个情况下，ADCCLK最高频率为PCLK2的8分频，即ADCCLK=9MHz。若希望使ADC以最高的频率14MHz运行，可以把PCLK2配置为56MHz，然后再4分频得到ADCCLK。)二者不可兼得！另外，使用USB时系统时钟必须是48MHz或72MHz，此时ADC模块时钟能够得到的最高频率是48MHz / 4 = 12MHz 或 72MHz / 6 = 12MHz，即ADC的最高采样率为857K/s。
ADC_SampleTime的参数值则用于配置本通道的采样周期，最短可配置为1.5个采样周期，
最低0.47元/天 解锁文章
扫一扫
1124
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
