时钟系统结构介绍
五个时钟源
XT1CLK:低频振荡器
VLOCLK:内部超低功耗低频振荡器,典型12kHz
REFOCLK:内部调整低频参考振荡器,典型32768Hz
DCOCLK:内部数字时钟振荡器,可由FLL稳定后得到
XT2XLK:高频振荡器
三个时钟信号
ACLK:辅助时钟
MCLK:主时钟
SMCLK:子系统时钟
UCS寄存器操作(UCSCTL0-UCSCTL9 十组寄存器)
UCSCTL0
DCO DCO频拍选择
MOD 调制位计数器。
UCSCTL1
UCSCTL2DCORSEL DCO频率范围选择
DISMOD 调制器禁止使能位
FLLD 预分频器
FLLN 倍频系数(值必须大于0)
UCSCTL3
SELREF FLL参考时钟选择
FLLREFDIV FLL参考时钟分频器,提供(1 2 4 6 8 12 16)分频