高性能计算——FPGA篇
文章平均质量分 89
本专栏面向 FPGA 开发者,通过理论和实践双修,跨过 “万年接口” 的尴尬地位,纵身一跃加入高性能计算系统设计师的行列。
卜居
爱好:玩游戏,发呆
技能:CUDA,C/C++,Caffe/TensorFlow/PyTorch
展开
-
加速器一致性接口
Zynq PS上的加速器一致性接口(Accelerator Coherency Port, ACP)是一个兼容AXI3的64位从机接口,连接到SCU(Snoop Control Unit),为PL提供异步缓存一致性直接访问PS的入口。处理器可以标记ACP上的传输为一致性或非一致性。PL端的AXI主机通过ARUSERS[1:0]指示是否为一致性读传输,通过AWUSERS[1:0]指示写传翻译 2015-08-08 16:37:54 · 10037 阅读 · 1 评论 -
Altera OpenCL SDK与Xilinx SDAccel的使用对比
出于工作需求,申请了这两家的高级语言综合工具,对典型算法进行了实现和评估。简要谈谈使用体验。1. Altera OpenCL SDK首先需要安装Quartus(13.1版本以上)和配套的SoC EDS,分别申请两个license,一个用于OpenCL SDK,一个用于SoCEDS,缺一不可。然后需要有实现平台,我用的是DE1-SoC开发板。该平台提供了Ope原创 2015-04-16 15:35:05 · 12357 阅读 · 26 评论 -
SDSoC使用体验
Xilinx 7月20号发布了SDSoC 2015.2软件,这是具有里程碑意义的FPGA(或者更准确说是ARM + FPGA SoC系统)集成开发工具,加快了应用发布的速度。直接通过网页从官网下载速度超慢而且容易中断,尝试了几次不成功,于是改用阿里云主机下载,这个速度超快(有时能达到1MB/s),然后从云主机通过OSS方式下载到本地,解压安装(系统为Windows8 64bit),安装原创 2015-08-03 01:12:54 · 20435 阅读 · 11 评论 -
优化基于FPGA的深度卷积神经网络的加速器设计
英文论文链接:http://cadlab.cs.ucla.edu/~cong/slides/fpga2015_chen.pdf翻译:卜居转载请注明出处:http://blog.csdn.net/kkk584520/article/details/47450159【0. 摘要】CNN已经广泛用于图像识别,因为它能模仿生物视觉神经的行为获得很高识别准确率。最近,基于深度学习算法的现代应用高速增长进一步...翻译 2015-08-27 08:16:24 · 33793 阅读 · 23 评论 -
使用专用硬件加速深度卷积神经网络
英文论文链接:http://research.microsoft.com/apps/pubs/default.aspx?id=240715翻译:卜居转载请注明出处:http://blog.csdn.net/kkk584520/article/details/47711755【摘要】最近在多层卷积神经网络的突破导致了识别任务(如大量图片分类和自动语音识别)准确率的大幅提升【1】。这些多层神经网络很大...翻译 2015-08-26 07:11:30 · 11411 阅读 · 3 评论 -
ZED Board从入门到精通系列(八)——Vivado HLS实现矩阵相乘
终于到了HLS部分。HLS是High Level Synthesis的缩写,可以将高级程序设计语言C,C++,SystemC综合为RTL代码的工具。 生产力的发展推动了设计模式。在电子技术初级阶段,人们关注的是RLC电路,通过建立微分方程求解电路响应。门级电路是对RLC的初步封装,人们进而采用布尔代数、卡诺图进行电路设计与分析。之后随着集成电路进一步发展,门电路可以集成为寄存器、触发器、R原创 2014-01-29 22:50:55 · 20290 阅读 · 18 评论 -
ZED Board从入门到精通系列(七)——Vivado+SDK实现MP3播放
本文将给出通过Vivado IDE开发Zynq平台上PS裸机应用程序的流程。通过与本系列博客(三)对比,读者将看到Vivado开发更高效、快捷。原创 2014-01-27 00:44:47 · 22429 阅读 · 6 评论 -
ZED-Board从入门到精通系列(六)——Vivado+OpenRISC
书接上文。由于更新了开发工具,所以本篇博客有必要重复前面的内容,今天首先演示如何利用Vivado开发纯逻辑工程,即只在PL上进行开发。恰好最近在看雷思磊的《步步惊芯——软核处理器内部设计分析》,于是将一部分实验搬到了ZED-Board上进行验证。对OpenRISC感兴趣的童鞋可以关注Rill的专栏http://blog.csdn.net/rill_zhen/article/details/原创 2014-01-26 16:35:11 · 10098 阅读 · 5 评论 -
ZED-Board从入门到精通系列——插曲
去年暑假期间写了一部分ZedBoard教程,由于开学,忙着找工作,一直搁置。寒假期间准备再跟进一部分系列教程。另外有几点需要说明的是,Zynq发展很快,一年之内工具可能会发生较大变化,所以不能指望我的博客内容总是与最新的工具同步,需要开发者自己协调权衡,是采用最新的工具,还是跟着博客内容进行学习。 后面的教程主要转向Vivado开发环境,因为这是未来趋势。如果还抱着ISE、EDK不放,很可原创 2014-01-26 09:49:47 · 5886 阅读 · 0 评论 -
ZED-Board从入门到精通(五):软硬件协同设计
Zynq最大的优势在于,同时具备软件、硬件、IO可编程,即All Programmable。在设计Zynq过程中,同样要建立一种意识,就是从原来单纯的软件思维(或单纯的硬件思维)中解脱,转向软硬件协同设计的开发方法。 软件设计,即基于ARM的软件开发,主要通过某一存储器地址(硬件逻辑映射得到)和PL交互,同时要处理好诸如操作系统、网络等上层应用。硬件设计,即基于FPGA的逻辑开发,主要原创 2013-08-28 10:58:16 · 5520 阅读 · 5 评论 -
ZED-Board从入门到精通系列例程——全局定时器
本文系ZED-Board从入门到精通(三):从传统ARM开发到PS开发的转变之后增加的PS例程。由于原文较长,在原帖后面添加例程会使阅读不便,于是单独开一帖。 定时器是硬件系统运行状态的忠实记录者,它不受CPU直接干预,自己独立运行,可以完成计时、定时、中断、实时时钟等功能。 ARM Cortex-A9内部有一个64bit全局定时器,特性包括:64bit,增计数;内存映原创 2013-08-17 22:43:40 · 7394 阅读 · 2 评论 -
ZED-Board从入门到精通(四):从传统FPGA开发到PL开发的转变
数字电路经过半个世纪,从分立元件到小规模集成电路、中等规模集成电路、大规模、超大规模,集成度越来越高,运算能力越来越强,功耗越来越低,人类已经将数字集成电路发展到接近摩尔定律极限。FPGA是这样一类数字电路,它可以反复修改自身逻辑功能,具有灵活多变的特性,设计FPGA的过程其实是遵循数字电路设计的一般流程的:(1)需求分析(2)抽象逻辑表示(真值表、状态流图)(3)具体逻辑表示(H原创 2013-08-16 22:36:20 · 7034 阅读 · 0 评论 -
ZED Board从入门到精通(三):从传统ARM开发到PS开发的转变
ARM已经在国内流行得一塌糊涂,各类教程、开发板(S3C2440,6410)层出不穷,归结下来,传统ARM开发包括以下几个步骤:(1)硬件电路板设计(对于Zedboard,可省略这一步);(2)基本模块裸机代码测试(UART,DDR2,其他外设);(3)移植操作系统(如Linux,uCLinux,uCOS等);(4)编写相应操作系统的驱动程序(可从(2)中移植过来);(5)编写原创 2013-08-16 00:56:05 · 14755 阅读 · 10 评论 -
ZED Board从入门到精通(二):AXI简介
距离上次发帖时间有点长了,其实这段时间一直在思考。市面上已经有专门讲ZYNQ的书籍了,我看过的有这两本。这两本书怎么说呢,我觉得第二本更像是官方文档的堆砌吧(不喜勿喷),洋洋洒洒近600页,真正我想看的内容却少之又少。第一本书更适合入门(其实相当于傻瓜教程,你拿到书,拿到板子之后马上就能开始做实验),但语法错误、名词错误、软件版本不同造成的错误有很多,附加的光盘第一个实验内容就有错!有原创 2013-08-14 17:47:05 · 16408 阅读 · 8 评论 -
ZED Board从入门到精通(一):ZYNQ结构简介
ZYNQ-7000是第一代可扩展处理平台(Extensible Processing Platform,EPP),同时具有软件可编程、硬件可编程、IO可编程的特性,为此Xilinx强调了“All Programmable的”概念。下面对其做一简要介绍,便于读者建立初步框架。ZYNQ芯片内包含一个丰富特性的基于双核ARM Cortex-A9的处理子系统(Processing System,PS)原创 2013-08-10 08:39:14 · 30942 阅读 · 6 评论 -
ZED-Board从入门到精通(零):写在前面
去年10月份有幸报名参加了OpenHW2012开源硬件与嵌入式设计大赛,今年2月底顺利得到一块ZED-Board,从此步入了ZYNQ All-Programmable的世界。晒晒板子如下:ZYNQ系列SoC在单颗芯片上集成了ARM Cortex A9双核与FPGA,不仅开发软件可裁剪,而且硬件设备也可定制、自主开发,具有更大的灵活性。FPGA部分采用Xilinx Artix-7架构,被称为原创 2013-07-28 18:33:06 · 6893 阅读 · 4 评论