i.MX RT1064学习记录-1 使用Keil MDK IDE分配RAM空间

已于 2022-01-28 00:45:01 修改
阅读量5.8k 收藏 48
点赞数 12
分类专栏： i.MX RT1064学习记录 文章标签： keil mdk nxp 嵌入式
于 2021-10-03 14:37:46 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/kouxi1/article/details/120582069
版权
i.MX RT1064
学习记录
RT1064 内存分布
RAM
Flash
扩展片外空间
基础环境配置
C/C++配置
Asm配置
RT1064 RAM
分配寄存器
IOMUXC_GPR->GPR17
（0x400AC044）
IOMUXC_GPR->GPR14
（0x400AC038）
IOMUXC_GPR->GPR16
（0x400AC040）
启动文件嵌入RAM分
配寄存器汇编代码
RAM分配寄存器C代码
汇编部分代码
使用分散加载文件将关键代
码和数据到指定RAM中运行
在程序中将数据
分配到指定内存

引言

为什么要分配RAM？

  从速度的角度看，将所有的用户代码分配 ITCM/DTCM，能够发挥到最大性能，从存储空间大小的角度看，代码存放在 SDRAM 或者外部 Flash 最简单，而从 USB/DMA 使用的角度来看， RAM 空间分配在 OCRAM 空间最为方便。所以这些不同 RAM 类型速度/大小的差异和 cache 的存在，就决定了要想让 IMXRT 性能发挥到最大，就需要用户根据客户实际应用手动修改内部 RAM 空间中ITCM/DTCM/OCRAM 的大小分配，并定位关键代码和数据到指定 RAM 空间中运行。

1 RT1064 内存分布

1.1 RAM

  RT1064共有1MB片内SRAM，其中512KB为固定OCRAM，其余512K为ITCM、DTCM、OCRAM自由分配。

  1. ITCM：指令紧耦合缓存（Instruction Tightly-Coupled Memory），直接挂在芯片内核总线，速度可达与内核同频的600M，总线宽度为64位，默认大小为128KB，用于缓存需要高速执行的指令，基地址为：0x0000 0000。
  2. DTCM：数据紧耦合缓存（Data Tightly-Coupled Memory），与ITCM一样挂在芯片内核总线，速度可达600M，总线宽度为两个32位，默认大小为128KB，用于缓存需要高速访问的数据，基地址为：0x2000 0000。
  3. OCRAM：片上RAM（On-Chip RAM）， 挂在 Sys AXI 64 位总线，速度只能到达133M，默认大小为256+512KB，总线宽度为32位，用于缓存数据，基地址为：0x2020 0000。

1.2 Flash

  RT1064芯片内部自带4MB的Flash，用于存储代码，它连接至RT1064的FlexSPI2外设的A1端口，支持XIP，基地址为：0x7000 0000。

1.3 扩展片外空间

  RT1064可提供多样的外部内存拓展接口，包括SDRAM,RAW,NAND FLASH, NOR FLASH, SD/eMMC, QuadSPI.

2 基础环境配置

  打开Options for Target ，在Target栏中编译器选择ARM Compiler 6（AC5编译器太慢了，ARM已停止维护），关于AC5向AC6的移植可以去ARM官网查看相应文档。
在这里插入图片描述

2.1 C/C++配置

在这里插入图片描述

  1. 添加以下全局宏
XIP_EXTERNAL_FLASH=1,  //! USB1 PLL保持不变
CPU_MIMXRT1064DVL6A,
DEBUG, 
SKIP_SYSCLK_INIT,     //! system PLL保持不变
XIP_BOOT_HEADER_DCD_ENABLE=1,
XIP_BOOT_HEADER_ENABLE =1,
PRINTF_FLOAT_ENABLE=1,
SCANF_FLOAT_ENABLE=1, 
PRINTF_ADVANCED_ENABLE=1, 
SCANF_ADVANCED_ENABLE=1,
FSL_DRIVER_TRANSFER_DOUBLE_WEAK_IRQ=0,
  1. 选择AC5-like Warnings
    警告级别与AC5编译器一样，会提示相对比较严重的警告，对于一些不太重要的警告不会提示。AC6编译器比较严格可能会出现许多警告。
  2. 选择C99标准
    Pack NXP.MIMXRT1064_DFP.13.1.0: Required C 99
  3. 添加以下GCC编译选项（Misc Controls）
-fno-common     // 避免出现弱符号(未初始化的变量)与强符号(函数和已初始化的变量)同名、多个弱符号同名时的不确定性。
-fdata-sections // 移除未使用的数据，减少最终可执行程序大小
-ffreestanding  // C编译器只需提供基本的库函数，基础的printf是不能使用的。
-fno-builtin    // 不接受没有 __builtin_ 前缀的函数作为内建函数,主要作用是防止自定义的函数可以与C库内建函数同名
-mthumb         // 生成的目标文件是Thumb

参考文献：gcc -fno-common、gcc -fdata-sections、gcc -ffreestanding

2.2 Asm配置

在这里插入图片描述

  1. 指定汇报条件
__STARTUP_INITIALIZE_NONCACHEDATA // 确保不可缓存的section变量将在系统启动时初始化
  1. 编译器选择
    选择armasm工具，编译ARM汇编代码（不能编译GNU汇编代码。

3 RT1064 RAM 分配寄存器

3.1 IOMUXC_GPR->GPR17（0x400AC044）

i.MX RT系列的片内512K可分配RAM 分成16个BANK，每个BANK由 32 位寄存器IOMUXC_GPR->GPR17中的两位来确定类型。

00b—bank is not used.
01b—bank is configured for OCRAM
10b—bank is configured for DTCM.
11b—bank is configured for ITCM.

共有16种可分配情况：
在这里插入图片描述
O - OCRAM D - DTCM I - ITCM
注意：OCRAM最少需要分配64KB，这是因为ROM代码要求至少64KB的RAM才能执行。

3.2 IOMUXC_GPR->GPR14（0x400AC038）

配置完IOMUXC_GPR->GPR17寄存器，确定每个BANK的类型后，修改寄存器IOMUXC_GPR->GPR14确定对应TCM(DTCM + ITCM)的空间大小。我们只需关心23~20与19~16bits。

  • DTCM（23~20 bits）分配：
0000 0KB
0011 4KB
0100 8KB
0101 16KB
0110 32KB
0111 64KB
1000 128KB
1001 256KB
1010 512KB
other reserved
  • ITCM（19~16 bits）分配与DTCM位操作一致。

3.3 IOMUXC_GPR->GPR16（0x400AC040）

IOMUXC_GPR->GPR16可以控制是否使能开启分配的内存空间，我们主要关心其第0~2bits。

  • 使能ITCM：对此寄存器第0位操作，写0 - disable，写1 - enable。
  • 使能DTCM: 对此寄存器第1位操作，写0 - disable，写1 - enable。
  • 使能RAM BANK分配功能: 对此寄存器第2位操作，写0 - 用fuse参数配置，写1 - 用FLEXRAM块配置。

4 启动文件嵌入RAM分配寄存器汇编代码

  动态内存分配最好在堆栈初始化之前，因此我们需要将RAM分配寄存器C代码转换为对应的RAM汇编代码，放在复位中断服务函数堆栈初始化前，打开启动文件startup_MIMXRT10XX.s文件，找到Reset_Handler的汇编函数，添加对应汇编代码。
下面以ITCM = 128KB，DTCM = 256 KB，OCRAM = 128 + 512 = 640KB为例：

4.1 RAM分配寄存器C代码

//使能FLEXRAM BANK分配配置
IOMUXC_GPR->GPR16 &= ~IOMUXC_GPR_GPR16_FLEXRAM_BANK_CFG_SEL_MASK;
IOMUXC_GPR->GPR16 |= IOMUXC_GPR_GPR16_FLEXRAM_BANK_CFG_SEL(1);
// 分配RAM BANK
IOMUXC_GPR->GPR17 = IOMUXC_GPR_GPR17_FLEXRAM_BANK_CFG(0x55AAAAFF);
// 使能与分配ITCM
IOMUXC_GPR->GPR14 &= ~IOMUXC_GPR_GPR14_CM7_CFGITCMSZ_MASK;
IOMUXC_GPR->GPR14 |= IOMUXC_GPR_GPR14_CM7_CFGITCMSZ(8);
IOMUXC_GPR->GPR16 |= IOMUXC_GPR_GPR16_INIT_ITCM_EN(1);
// 使能与分配DTCM
IOMUXC_GPR->GPR14 &= ~IOMUXC_GPR_GPR14_CM7_CFGDTCMSZ_MASK;
IOMUXC_GPR->GPR14 |= IOMUXC_GPR_GPR14_CM7_CFGDTCMSZ(9);
IOMUXC_GPR->GPR16 |= IOMUXC_GPR_GPR16_INIT_DTCM_EN(1);

4.2 汇编部分代码

转换后的汇编代码：

FLEXRAM_BANK_CFG    EQU 0x55AAAAFF
ITCRAM_SIZE         EQU 0x8 ;128KB 0： 0KB    6： 32KB  7： 64KB  8： 128KB  9： 256KB  10: 512KB
DTCRAM_SIZE         EQU 0x9 ;256KB 0： 0KB    6： 32KB  7： 64KB  8： 128KB  9： 256KB  10: 512KB
Reset_Handler   PROC
                EXPORT  Reset_Handler             [WEAK]
                IMPORT  SystemInit
                IMPORT  __main

                CPSID   I               ; Mask interrupts
								
		;IOMUXC_GPR->GPR17 = IOMUXC_GPR_GPR17_FLEXRAM_BANK_CFG(0x55AAAAFF); 
        LDR R0, = 0x400AC044          ; 将IOMUXC_GPR->GPR17的地址放到 寄存器R0中
        LDR R1, = FLEXRAM_BANK_CFG    ; 将BANK划分结果放到 寄存器R1中
        STR R1, [R0]                  ; 将R1 存放到IOMUXC_GPR->GPR17中
        
        ;IOMUXC_GPR->GPR14 &= ~IOMUXC_GPR_GPR14_CM7_CFGITCMSZ_MASK;
        ;IOMUXC_GPR->GPR14 &= ~IOMUXC_GPR_GPR14_CM7_CFGDTCMSZ_MASK;
        LDR R0, = 0x400AC038          ; 将IOMUXC_GPR->GPR14的地址放到 寄存器R0中
        LDR R2, [R0]
        LDR R3, = 0x00FFFF
        AND R1,  R2, R3               ; R1 = IOMUXC_GPR->GPR14 &= ~IOMUXC_GPR_GPR14_CM7_CFGITCMSZ_MASK中
        STR R1, [R0]                  ; 将R1 存放到IOMUXC_GPR->GPR14中

        ;IOMUXC_GPR->GPR14 |= IOMUXC_GPR_GPR14_CM7_CFGITCMSZ(ITCRAM_SIZE);
        ;IOMUXC_GPR->GPR14 |= IOMUXC_GPR_GPR14_CM7_CFGDTCMSZ(DTCRAM_SIZE);
        LDR R1, = ITCRAM_SIZE
        MOV  R2, R1,LSL#16
        LDR R1, = DTCRAM_SIZE
        MOV  R3, R1,LSL#20
        ORR R1, R2, R3
        LDR R2, [R0]
        ORR R1, R1, R2
        STR R1, [R0]  
        
        ;IOMUXC_GPR->GPR16 |= IOMUXC_GPR_GPR16_INIT_ITCM_EN(1);
        ;IOMUXC_GPR->GPR16 |= IOMUXC_GPR_GPR16_INIT_DTCM_EN(1);
        ;IOMUXC_GPR->GPR16 |=  IOMUXC_GPR_GPR16_FLEXRAM_BANK_CFG_SEL(1);
        LDR R0, = 0x400AC040
        LDR R1, [R0]
        ORR R1, R1, #0x7
        STR R1, [R0]  
				
        LDR     R0, =0xE000ED08
        LDR     R1, =__Vectors
        STR     R1, [R0]
        LDR     R2, [R1]
        MSR     MSP, R2
        LDR     R0, =SystemInit
        BLX     R0
        CPSIE   i               ; Unmask interrupts
        LDR     R0, =__main
        BX      R0
        ENDP

在官方board.c中修改相应宏：

    /* Region 4 setting: Memory with Normal type, not shareable, outer/inner write back */
    MPU->RBAR = ARM_MPU_RBAR(4, 0x00000000U);
    MPU->RASR = ARM_MPU_RASR(0, ARM_MPU_AP_FULL, 0, 0, 1, 1, 0, ARM_MPU_REGION_SIZE_128KB);  //! ITCRAM

    /* Region 5 setting: Memory with Normal type, not shareable, outer/inner write back */
    MPU->RBAR = ARM_MPU_RBAR(5, 0x20000000U);
    MPU->RASR = ARM_MPU_RASR(0, ARM_MPU_AP_FULL, 0, 0, 1, 1, 0, ARM_MPU_REGION_SIZE_256KB); //! DTCRAM

    /* Region 6 setting: Memory with Normal type, not shareable, outer/inner write back */
    MPU->RBAR = ARM_MPU_RBAR(6, 0x20200000U);
    MPU->RASR = ARM_MPU_RASR(0, ARM_MPU_AP_FULL, 0, 0, 1, 1, 0, ARM_MPU_REGION_SIZE_128KB); //! OCRAM

5 使用分散加载文件将关键代码和数据到指定RAM中运行

在这里插入图片描述

  1. 取消勾选使用MDK在Target配置信息自动生成的分散加载文件。
    注意：此时Target中ROM与RAM的配置不起任何作用。
    在这里插入图片描述
  2. 为防止编译器优化掉没有被显示调用的模块，在Misc controls添加以下代码：
--remove 
--keep=*(.boot_hdr.ivt) 
--keep=*(.boot_hdr.boot_data) 
--keep=*(.boot_hdr.conf) 
--predefine="-DXIP_BOOT_HEADER_ENABLE=1"

不添加会报以下错误：

//分散加载文件中的text段没有使能
Error: L6218E: Undefined symbol Image$$RW_m_config_text$$Base (referred from fsl_flexspi_nor_boot.o).
Not enough information to list load addresses in the image map.
  1. 点击Edit开始编写分散加载文件
#!armclang --target=arm-arm-none-eabi -mcpu=cortex-m7 -E -x c

/* FLASH配置和ivt等信息 */
#define m_flash_config_start           0x70000000
#define m_flash_config_size            0x00001000

#define m_ivt_start                    0x70001000
#define m_ivt_size                     0x00001000

/* Flash 中断向量表 */
#define m_interrupts_start             0x70002000
#define m_interrupts_size              0x00000400

/* ITCRAM 中断向量表 */
#define itcram_interrupts_start        0x00000000
#define itcram_interrupts_size         0x00000400

// 代码存放位置 
#define m_text_start                   0x70002400
#define m_text_size                    0x003FDC00

// DTCRAM 256K
#define dtcram_start                   0x20000000
#define dtcram_size                    0x00040000

// OCRAM 640K 512K固定RAM + 128K分配RAM
#define ocram_start                    0x20200000
#define ocram_size                     0x000A0000

// IACRAM 128K 不能从0x00000000开始
#define itcram_start                   0x00000400
#define itcram_size                    0x0001FC00 


// 栈大小 局部变量 4k 
#if (defined(__stack_size__))
  #define Stack_Size                   __stack_size__
#else
  #define Stack_Size                   0x1000
#endif

// 堆大小 动态分配malloc分配的空间 1K
#if (defined(__heap_size__))
  #define Heap_Size                    __heap_size__
#else
  #define Heap_Size                    0x0400
#endif

#if defined(XIP_BOOT_HEADER_ENABLE) && (XIP_BOOT_HEADER_ENABLE == 1)
LR_m_text m_flash_config_start m_text_start+m_text_size-m_flash_config_start {   ; load region size_region
  RW_m_config_text m_flash_config_start FIXED m_flash_config_size { ; load address = execution address
    * (.boot_hdr.conf, +FIRST)
  }

  RW_m_ivt_text m_ivt_start FIXED m_ivt_size { ; load address = execution address
    * (.boot_hdr.ivt, +FIRST)
    * (.boot_hdr.boot_data)
    * (.boot_hdr.dcd_data)
  }
#else
LR_m_text m_interrupts_start m_text_start+m_text_size-m_interrupts_start {   ; load region size_region
#endif
/* 中断向量表存放位置 */
  VECTOR_ROM m_interrupts_start FIXED m_interrupts_size { ; load address = execution address
    * (RESET,+FIRST)
  }
  
  /* 代码段存放位置 */
  TEXT_region m_text_start FIXED m_text_size { ; load address = execution address
    * (InRoot$$Sections)
    startup_mimxrt1064_ram.o(+RO)
	system_mimxrt1064.o(+RO)
  }
  
  /* ITCRAM 中断向量表 >EMPTY表示这段空间留空，防止其它应用占用或编译提示warning */
  VECTOR_RAM itcram_interrupts_start EMPTY itcram_interrupts_size { ;execution address

  }
  
  /* ITCRAM段 */
  ER_m_ram_text itcram_start itcram_size{ ; RW data
	.ANY (+RO)
	* (ITCM_NonCacheable.init)
    * (*ITCM_NonCacheable)
  }
  
  /* DTCRAM段 */
  DTCRAM_region dtcram_start dtcram_size-Stack_Size{ ; RW data
    .ANY (+RW)
	.ANY (+ZI)
	* (NonCacheable.init)
    * (*NonCacheable)  // .bss.xx
  } 
  
  /* OCRAM段 */
  OCRAM_region ocram_start ocram_size{ ; 
	* (OCRAM_CACHE.init)
    * (*OCRAM_CACHE) // .bss.xx
  }
  
  /* 堆区域  */
  ARM_LIB_HEAP +0 EMPTY Heap_Size {    ; Heap region growing up
  }
  
  /* 栈区域 栈是向下生长的 */
  ARM_LIB_STACK dtcram_start+dtcram_size EMPTY -Stack_Size { ; Stack region growing down
  }  
}

注意：AC6编译器分散加载文件第一行为：#!armclang --target=arm-arm-none-eabi -mcpu=cortex-m7 -E -x c，AC5编译器为：#! armcc -E。还有此语句后面不能添加注释，否则会报错。
RAM与Flash各段内存分配说明：

加载域执行域输入节区
域名：LR_m_text
起始地址：m_flash_config_start(0x70000000)
最大容量：m_text_start+m_text_size-m_flash_config_start=0x70400000		域名：RW_m_config_text
起始地址：0x70000000
最大容量(固定)：0x00001000		将QSPI FLASH 参数存放至该执行域的第一个地址
域名：RW_m_ivt_text
起始地址：0x70001000
最大容量：0x00001000		加载域 = 执行域存放ivt、 boot_data、dcd_data，并将ivt存放至该执行域的第一个地址
域名：VECTOR_ROM
起始地址：0x70002000
最大容量：0x00000400		加载域 = 执行域存放中断向量表，RESET程序从此地址开始加载
域名：TEXT_region
起始地址：0x70002400
最大容量(固定)：0x003FDC00		加载域 = 执行域存放代码，即code段
域名：VECTOR_RAM
起始地址：0x00000000
最大容量：0x00000400		加载域 = 执行域为将Flash中的中断向量表存放到ITCRAM而开辟空间，EMPTY表示将执行域中保留一个给定长度的空白内存块，防止其它应用占用或编译提示warning
域名：ER_m_ram_text
起始地址：0x00000400
最大容量：0x0001FC00		加载域 = 执行域ITCRAM段：存放RO段和在程序中指定存放至此区域的数据。注意：起始地址不能从0x00000000开始
域名：DTCRAM_region
起始地址：0x20000000
最大容量：dtcram_size - Stack_Size		加载域 = 执行域DTCRAM段：存放RW段、ZI段和在程序中指定存放至此区域的数据，其中ZI段包括未初始化的堆栈空间
域名：OCRAM_region
起始地址：0x20200000
最大容量：0x000A0000		加载域 = 执行域OCRAM段：存放在程序中指定存放至此区域的数据
域名：ARM_LIB_HEAP
起始地址：前一个加载域OCRAM_region的尾地址
最大容量：0x0400		加载域 = 执行域存放堆区数据
域名：ARM_LIB_STACK
起始地址：dtcram_start+dtcram_size
最大容量：-0x1000		加载域 = 执行域存放栈区数据，注意：栈是从起始地址开始向下增长的

从上述分析中可看出，我将RO段、RW段、ZI段全部分配到了TCM中，使系统性能达到最大化。
4. 将Flash中的中断向量表复制到 ITCRAM 中，并重定位向量表。在system_MIMXRT1064.c中填下如下代码：

	uint32_t * VECTOR_RAM ;  //获取在RAM（ITCRAM）中的中断向量表起始地址
    uint32_t * VECTOR_TABLE; //获取在FLASH中的中断向量表起始地址
    uint32_t RAM_VECTOR_TABLE_SIZE = 0x400;

	VECTOR_RAM = (uint32_t *)0x00000000;
	VECTOR_TABLE = (uint32_t *)0x70002000; 
	
    uint32_t vector_size = ((uint32_t)RAM_VECTOR_TABLE_SIZE)/4;//获取中断向量表大小
    
    while(vector_size--)
    {
        VECTOR_RAM[vector_size] = VECTOR_TABLE[vector_size];
    }
    
    SCB->VTOR = (uint32_t)VECTOR_RAM;

6 在程序中将数据分配到指定内存

在fsl_common.h中（/* __FSL_SDK_DRIVER_QUICK_ACCESS_ENABLE */后面）添加以下代码：

#if (defined(__ICCARM__))
	//定义将代码放在ITCM的方式
    #define AT_ITCM_SECTION_ALIGN(var, alignbytes) \
			__attribute__((section(".bss.ITCM_NonCacheable"))) __attribute__((aligned(alignbytes))) var
	//定义将代码或者变量放在DTCM的方式
	#if ((!(defined(FSL_FEATURE_HAS_NO_NONCACHEABLE_SECTION) && FSL_FEATURE_HAS_NO_NONCACHEABLE_SECTION)) && defined(FSL_FEATURE_L1ICACHE_LINESIZE_BYTE))
        #define AT_DTCM_SECTION(var) var @"NonCacheable"
        #define AT_DTCM_SECTION_ALIGN(var, alignbytes) SDK_PRAGMA(data_alignment = alignbytes) var @"NonCacheable"
        #define AT_DTCM_SECTION_INIT(var) var @"NonCacheable.init"
        #define AT_DTCM_SECTION_ALIGN_INIT(var, alignbytes) SDK_PRAGMA(data_alignment = alignbytes) var @"NonCacheable.init"
    #endif 
	//定义将代码或者变量放在OCRAM的方式
	#define AT_OCRAM_SECTION(var) var @"OCRAM_CACHE"
    #define AT_OCRAM_SECTION_ALIGN(var, alignbytes) SDK_PRAGMA(data_alignment = alignbytes) var @"OCRAM_CACHE"
    #define AT_OCRAM_SECTION_INIT(var) var @"OCRAM_CACHE.init"
    #define AT_OCRAM_SECTION_ALIGN_INIT(var, alignbytes) SDK_PRAGMA(data_alignment = alignbytes) var @"OCRAM_CACHE.init"
	//定义将代码或者变量放在SDRAM的方式
	#define AT_SDRAM_SECTION(var) var @"SDRAM_CACHE"
    #define AT_SDRAM_SECTION_ALIGN(var, alignbytes) SDK_PRAGMA(data_alignment = alignbytes) var @"SDRAM_CACHE"
    #define AT_SDRAM_SECTION_INIT(var) var @"SDRAM_CACHE.init"
    #define AT_SDRAM_SECTION_ALIGN_INIT(var, alignbytes) SDK_PRAGMA(data_alignment = alignbytes) var @"SDRAM_CACHE.init"

#elif(defined(__CC_ARM) || defined(__ARMCC_VERSION))
	//定义将代码放在ITCM的方式
    #define AT_ITCM_SECTION_ALIGN(var, alignbytes) \
		__attribute__((section(".bss.ITCM_NonCacheable"))) __attribute__((aligned(alignbytes))) var
	#define AT_ITCM_SECTION_ALIGN_INIT(var, alignbytes) \
		__attribute__((section("ITCM_NonCacheable.init"))) __attribute__((aligned(alignbytes))) var
	//定义将代码或者变量放在DTCM的方式
	#if ((!(defined(FSL_FEATURE_HAS_NO_NONCACHEABLE_SECTION) && FSL_FEATURE_HAS_NO_NONCACHEABLE_SECTION)) && defined(FSL_FEATURE_L1ICACHE_LINESIZE_BYTE))
        #if(defined(__CC_ARM))
			#define AT_DTCM_SECTION(var) __attribute__((section("NonCacheable"), zero_init)) var
			#define AT_DTCM_SECTION_ALIGN(var, alignbytes) \
				__attribute__((section("NonCacheable"), zero_init)) __attribute__((aligned(alignbytes))) var
		#else
			#define AT_DTCM_SECTION(var) __attribute__((section(".bss.NonCacheable"))) var
			#define AT_DTCM_SECTION_ALIGN(var, alignbytes) \
				__attribute__((section(".bss.NonCacheable"))) __attribute__((aligned(alignbytes))) var
		#endif

        #define AT_DTCM_SECTION_INIT(var) __attribute__((section("NonCacheable.init"))) var
        #define AT_DTCM_SECTION_ALIGN_INIT(var, alignbytes) \
            __attribute__((section("NonCacheable.init"))) __attribute__((aligned(alignbytes))) var
    #endif
	
	//定义将代码或者变量放在OCRAM的方式
    #if(defined(__CC_ARM))
		#define AT_OCRAM_SECTION(var) __attribute__((section("OCRAM_CACHE"), zero_init)) var
		#define AT_OCRAM_SECTION_ALIGN(var, alignbytes) \
			__attribute__((section("OCRAM_CACHE"), zero_init)) __attribute__((aligned(alignbytes))) var
	#else
		#define AT_OCRAM_SECTION(var) __attribute__((section(".bss.OCRAM_CACHE"))) var
		#define AT_OCRAM_SECTION_ALIGN(var, alignbytes) \
			__attribute__((section(".bss.OCRAM_CACHE"))) __attribute__((aligned(alignbytes))) var
	#endif

    #define AT_OCRAM_SECTION_INIT(var) __attribute__((section("OCRAM_CACHE.init"))) var
    #define AT_OCRAM_SECTION_ALIGN_INIT(var, alignbytes) \
        __attribute__((section("OCRAM_CACHE.init"))) __attribute__((aligned(alignbytes))) var  
#endif

使用方式如下：

AT_DTCM_SECTION_ALIGN(数据类型 数据结构, 字节对齐数);

示例：

AT_ITCM_SECTION_ALIGN(uint8_t itram, 8); //至少8字节对齐
AT_DTCM_SECTION_ALIGN(uint8_t dtram, 64);
AT_OCRAM_SECTION_ALIGN(uint8_t ocram[100][50], 16);
AT_OCRAM_SECTION_ALIGN_INIT(uint8_t ocramx, 32);

在map文件中查看分配的内存起始地址、类型、大小等信息：

Exec Addr    Load Addr    Size         Type   Attr      Idx    E Section Name        Object
// itram
0x00015218        -       0x00000001   Zero   RW         5811    .bss.ITCM_NonCacheable  ips_display.o
// dtram
0x20000080        -       0x00000001   Zero   RW         5811    .bss.NonCacheable   ips_display.o
// ocram[100][50]
0x20200010        -       0x00001388   Zero   RW         5812    .bss.OCRAM_CACHE    ips_display.o
// ocramx
0x20200000   0x700177c0   0x00000001   Data   RW         5813    OCRAM_CACHE.init    ips_display.o

不建议将变量存放在ITCM，因为程序是从此区域启动加载的。

  后续补充（2021/10/20）：发现一个到目前为止未解决的问题，即启动文件修改文件名后，程序下载后MCU不能正常运行，如有大佬知道如何解决恳请留言告知，感谢。

END

柯西的彷徨
关注
  • 12
    点赞
  • 踩
  • 48
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
【基于逐飞RT1064开源库3.5.0的MPU6050，DMP的移植与使用】
weixin_44347879的博客
06-24 745
打开keil mdk项目，点击魔法棒配置目录，添加…\code\eMPL与…\code\eMPL\include这两个环境目录，点OK。选中这6个文件点击add，再点close，然后ok。可以看到6个文件已经被添加到项目里了。添加项目文件夹及文件。
NXP.MIMXRT1052_DFP.10.0.4.pack
09-05
keil，mdk。恩智浦RT1052，NXP.MIMXRT1052芯片包，官方最新版，亲测可用
【工具使用】Keil5软件使用-进阶工程配置篇
最新发布
kk1kk2kk3kk4的博客
06-06 601
本文面向已经懂得软件基本操作的职业老手，如果是未使用过该软件的小鲜肉，请移步基础篇。这里以STM32芯片为例对工具进行讲解，其他品牌的芯片在工程配置上可能存在差异。
RT1064学习笔记(5)--Flash例程(Flash Demo)
精神小火君
01-18 3033
RT1064之Flash例程 Ps：本例程主要作用是，展示如何使用FLASH储存数据的概念 主板为：逐飞RT1064 + 母板 一，NAND flash 控制原理（基于RT1052） NAND flash 作用类似于电脑的固态硬盘，主要用于存储数据。相同容量 NAND flash要比 Nor flash 便宜很多， NAND flash 只能按页读、写，所以在 NAND flash 中不能执行代码...
谈谈Keil 中C51的内存分配与优化
Stephen_yu的专栏
08-24 2552
C51 ram分配
使用 GCC __attribute__和 link 脚本来控制section基地址
vrix的专栏
08-30 2075
 关键词： gcc    elf    section                                           利用 GCC 的 __attribute__ 属性的section选项  来控制 数据区的基地址样例代码 file: test.section.c #include#includeint localmemory0 __attribute__ ((secti
keil中RAM的分配方法
qq_50880801的博客
02-13 3916
在target中，可以配置单片机的RAM,来选择单片机运行的地址，RAM的地址和大小由芯片手册决定，像图一中，0x2000000就是现在该芯片中所分配的RAM的大小，0x20000(80k)就是大小，配置好了之后程序是运行在0x20000000~0x20020000这段区域的。先把USE MEMORY的√点掉，在点击Edit按钮，会出现图三，我们配置这个SCT的文件也是一样的，同时ROM的空间也是同样可以配置的。
NXP i.MX RT1052新建工程-寄存器版本
12-01
1. **i.MX RT1052架构与特性** - i.MX RT1052基于ARM Cortex-M7内核，运行频率高达600MHz，提供强大的计算能力。 - 内建丰富的外设接口，如GPIO、UART、SPI、I2C、CAN、USB等，满足多样化应用需求。 - 集成浮点...
MDK KEIL5 i.MX RT1021下载算法
12-27
MDK KEIL5是开发NXP i.MX RT1021芯片的集成开发环境，由ARM公司提供，主要用于编写和调试基于Cortex-M处理器的嵌入式应用程序。本话题将详细探讨MDK5 Keil5在i.MX RT1021上的下载算法。 i.MX RT1021是NXP半导体推出...
NXP i.MX RT1052新建工程-固件库版本
12-01
1. **Cortex-M7核心**：i.MX RT1052是基于ARM Cortex-M7内核的处理器，该内核支持浮点运算单元(FPU)，提供快速响应和高效计算能力，适合处理复杂的实时任务。 2. **固件库**：固件库是针对特定硬件平台的软件集合，...
NXP i.MX RT1052 RT-Thread实战：创建单线程（SRAM静态内存）
12-01
5. **编译与调试**：使用相应的IDE（如Keil、IAR或GCC）进行编译，生成可执行文件后，通过JTAG或SWD接口下载到i.MX RT1052中。利用RT-Thread提供的调试工具，如RTT-View或OpenOCD，可以对线程行为、内存使用情况进行...
NXP i.MX RT1052 RT-Thread实战：新建RT-Thread工程—软件仿真【基于Cortex-M4】
12-01
在本文中，我们将深入探讨如何在NXP i.MX RT1052微控制器上进行RT-Thread实时操作系统（RTOS）的实战应用，特别是在新建RT-Thread工程并进行软件仿真的过程中。NXP i.MX RT1052是一款基于高性能Cortex-M4内核的跨界...
GCC编译器中 -fdata-sections选项，使链接时出现文件中static变量的具体地址
11-25 2021
-fdata-sections选项时最终链接文件体积小的功能这里不说了。只是记录一下，在gcc中，如果想在最终.map文件中，查询到某个文件中static 全局变量的具体地址，如果不添加-fdata-sections，则在.map文件中，static变量不会出现。 ...
关于keil中内存分配的问题，局部变量、全局变量，堆栈的分配
weixin_46029080的博客
05-06 3260
看.map文件 从.map文件中可以看出，ram中的数据是如何摆放的： 1.首先从0x20000000开始，放全局变量的数据，如上图2所示，0x20000000以及0x200000004/0x20000008的地方的数据，存放的是全局变量，分别是uart_rxdata、FM_Freq等。 2.放完全局变量之后是用static声明的局部变量，如图1中的n，max_num以及times等，这些在c代码中都是用static声明的局部变量 3.放完这些数据之后，也就是静态存储区结束之后，是堆，根据启动文件，分
嵌入式IDE(2)：KEIL中SCF分散加载链接文件详解和实例分析
主要分享硬件、嵌入式软件部分知识
09-08 2214
在上一篇文章中，我通过I.MX RT1170的SDK中的内存映射关系，分析了IAR中的ICF链接文件的语法。对于MCU编程所使用的IDE来说，IAR和Keil用得比较多，所以这一篇文章就来分析一下Keil的分散文件.scf。
工作中常见的GCC编译选项
矛盾的螺旋
09-05 759
整理在工作中见到的编译选项。 -fdata-sections 选项的目的是让编译器为每一个单独申明的数据 section 实际分配一个 section，而不是占用 .bss ，在某些系统上需要显式的使用这一参数。 -c  只编译、汇编，不链接 -ansi ANSI标准 -std=c99 C99标准 -std=gnu99 ISO/IEC 9899:1999以及GNU扩充 -stati
基于ubuntu和STM32（keil）的C程序的内存分配问题
2201_75397031的博客
09-26 184
在函数调用时，第一个进栈的是主函数中的最后一条指令的地址，然后是函数的各个参数，在大多 数的c编译器中，参数是由右往左入栈的，然后是函数中的局部变量（静态变量是不入栈的），当本次函数调用结束后，局部变量先出栈，然后是参数，最后栈顶指针指向最开始存的地址，也就是主函数中的下一条指令，程序由该点开始运行；即重新分配存储器块的地址。：指那些由编译器在需要的时候分配，不需要时自动清除的变量所在的储存区，如函数执行时，函数的形参以及函数内的局部变量分配在栈区，函数运行结束后，形参和局部变量去栈（自动释放）。
nRF52832 — Keil中如何配置RAM地址
文化人的博客
01-11 9766
写在前面：在使用Keil过程中，有时需要自己手动配置RAM地址，那么如何根据SoftDevice的大小计算呢？ 1、烧录报错： 当更改了芯片型号或者新建工程时，烧录会提示：Error: Flash Download failed - "Cortex-M0"，如图：
痞子衡嵌入式：飞思卡尔i.MX RTyyyy系列MCU启动那些事（2）- Boot配置(BOOT Pin/eFUSE)...
weixin_34082177的博客
05-14 573
　　大家好，我是痞子衡，是正经搞技术的痞子。今天痞子衡给大家介绍的是飞思卡尔i.MX RTyyyy系列MCU的Boot配置。 　　在上一篇文章 Boot简介 里痞子衡为大家介绍了Boot基本原理以及i.MXRTyyyy Boot方式简介。今天痞子衡就来重点聊一聊i.MXRTyyyy Boot方式具体由哪些配置决定的。 　　无论是什么芯片里的BootROM，其最核心的功能无非两个：一、从存放App...
keil.stm32h7b3i-dk_bsp.1.0.0.pack
12-03
keil.stm32h7b3i-dk_bsp.1.0.0.pack是针对STM32H7B3I Discovery Kit的BSP（板级支持软件包）版本1.0.0。该软件包包含了针对该开发板的各种驱动程序、例程和工具，帮助开发者快速搭建开发环境，进行软件开发和调试。 这个软件包能够提供丰富的外设驱动，如GPIO、UART、SPI、I2C等，以及各种传感器和显示器的驱动程序，为开发者提供了丰富的硬件接口和功能模块。此外，软件包还包含了RTOS支持、文件系统、USB驱动和网络协议栈等内容，为开发者提供了完善的软件开发环境。 通过使用keil.stm32h7b3i-dk_bsp.1.0.0.pack，开发者可以快速开始针对STM32H7B3I Discovery Kit的软件开发工作，无需从零开始编写驱动程序和初始化代码，节省了大量的开发时间。此外，软件包中还包含了丰富的例程和示例代码，帮助开发者快速了解和掌握开发板的各种功能和特性。 总之，keil.stm32h7b3i-dk_bsp.1.0.0.pack是一款非常实用的软件包，为开发者提供了完善的软件开发工具和资源，帮助他们快速搭建开发环境，进行STM32H7B3I Discovery Kit的软件开发。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

柯西的彷徨

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值