![](https://img-blog.csdnimg.cn/direct/f2650d30fdba49e59adea0b10d055a15.jpeg?x-oss-process=image/resize,m_fixed,h_224,w_224)
数字电路
文章平均质量分 89
大学期间最喜欢的专业课之一。回顾数电课本中的知识,巩固基础。
Kshine2017
记录自己的学习,分享自己的感悟。
展开
-
【学习笔记】1、数字逻辑概论
一定的时间间隔T,称为1bit,或者1拍。原创 2024-01-05 01:54:21 · 1802 阅读 · 0 评论 -
【学习笔记】2、逻辑代数与硬件描述语言基础
2.1 逻辑代数(1)逻辑代数的基本定律和恒等式基本定律或 “+”与 “·”非 “—”0-1律A+0=AA+1=1A+A=AA+A‾\overline{A}A=1(互补律)A·0=0A·1=AA·A=AA·A‾\overline{A}A=0A‾‾\overline{\overline{A}}A=A结合律(A+B)+C = A+(B+C)(AB)C=A(BC)=ABC交换律A+B = B+AAB=BA分配律A(B+C) = AB+ACA+BC原创 2024-01-15 23:42:55 · 1197 阅读 · 0 评论 -
【学习笔记】3、逻辑门电路
由下图可知,栅极电压较大时,MOS处于导通可变电阻区,彻底导通,相当于一根闭合导线。CMOS反相器(或CMOS电路),用来驱动其他MOS器件时,负载的输入阻抗是电容性的。在“可变电阻区”内,Vds变大,电流Id也变大,电流Id变化趋势逐渐变缓慢。当BJT集电结的正向偏压达到SBD的导通阈值电压时,二极管先导通,将三极管的集电极正向偏压钳制在0.4V。(4)缺点,制造工艺要求高,功耗大,(电压摆幅小)抗干扰能力差。处,电流最大,功耗最大。NMOS与非门,基于NMOS反相器,在“非门”上加个“与”,即串联。原创 2024-04-08 02:03:26 · 1526 阅读 · 0 评论 -
【学习笔记】4、组合逻辑电路(上)
组合逻辑电路原创 2024-07-11 15:16:00 · 370 阅读 · 0 评论 -
【学习笔记】4、组合逻辑电路(下)
接前文《【学习笔记】4、组合逻辑电路(上)》半加器:只考虑两个加数本身,不考虑低位进位。A、B是两个加数S表示和数C表示进位列出真值表:S=A‾⋅B‾⋅Ci+A‾⋅B⋅Ci‾+A⋅B‾⋅Ci‾+ABCi=A⊕B⊕CiS=\overline{A}·\overline{B}·C_i+\overline{A}·B·\overline{C_i}+A·\overline{B}·\overline{C_i}+ABC_i=A⊕B⊕C_iS=A⋅B⋅Ci+A⋅B⋅Ci+A⋅B⋅Ci+ABCi=A⊕B⊕Ci//原创 2024-07-13 23:58:28 · 1013 阅读 · 0 评论 -
【学习笔记】5、锁存器和触发器
3.1.9中,NMOS或非门的verilog实现,我们知道,仿真时,需要将负载管替换为上拉电阻,使用tri1定义线网Q和。下面主传输门控D锁存器,简称为主D,从传输门控D锁存器,简称为从D。74F112芯片,在上述JK触发器逻辑框图的基础上,增加了置位S和复位R。主从D触发器,相应的变化。否则在或非门输出应输出高电平时,实际输出的是高阻,会导致逻辑错误。在上述主从D触发器的逻辑框图的基础上,做了一些改变,可知,CP时钟信号=1时,锁存器1和锁存器2锁存了。使用2个传输门控的D锁存器,实现主从触发器。原创 2024-07-30 09:28:02 · 287 阅读 · 0 评论