用FPGA实现串口速率自适应

        最近一个项目要求在通信过程中串口速率可重新设置，若超时则回到默认速率。尽管改变速率有相应的握手协议，但在测试中还是时常出现通信超时不得不回到默认速率，严重影响通信效率。

        若能实现串口速率自适应则能彻底解决这问题，从网上搜索实现串口速率自适应的方法大多不合适，最后找到一篇李森源等人写的《波特率自适应信号接收装置设计及其FPGA实现》，该文章通过设置奇偶校验便可实现成倍数关系波特率的自适应，如900、1800、3600、7200、14400、28800、57600、115200、230400、460800等。

        按该文章中的思路在Vivado开发环境中用Verilog编程实现，在Zynq-7020开发板上测试，的确可行，波特率从900测到921600，发送十万个字节无一错误。

        但该文章中说“在异步串行数据传输中，允许的传输的误差范围在±4.5%”表述并不清楚。对于串口每位采样16个点，在串口设置为8E1时，每帧有11位，共176个采样点，由于串口是异步接收，由于误差的积累，最后一位（停止位）的偏差最大，因此，该位的偏差不能超过±8个采样点，此时波特率偏差为：

                                                                 8/176*100 = 4.5%

       最后一位累计偏差高达49.5%，若发送方是正偏差、接收方是负偏差，双方在此偏差下是无法正常通信的，要想正常通信收发双方的最后一位累计偏差不能超过25%。在工程实践中一般要求波特率的误差不能超过2%，最好小于1%。