如何获得ZCU104官方vivado工程

最新推荐文章于 2024-08-03 10:02:40 发布
最新推荐文章于 2024-08-03 10:02:40 发布
阅读量591 收藏 2
点赞数
分类专栏： 工具 MPSoC 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/lb5482464/article/details/126872408
版权

github链接

https://github.com/Xilinx/Vitis_Embedded_Platform_Source/tree/2022.1

如何使用

  1. 根据自己vivado版本在branch中找到相同的版本。
    在这里插入图片描述
  2. 下载仓库
    在这里插入图片描述
  3. 在linux系统下解压后，并没有ZCU104的vivado工程，需要在<放置路径>/Xilinx_Official_Platforms/xilinx_zcu104_base下打开打开终端，输入
make xsa

后，脚本会构建出vivado工程。

  1. 脚本执行完成后，会在<放置路径>/Xilinx_Official_Platforms/xilinx_zcu104_base/hw/build/xilinx_zcu104_base/下看到vivado工程。使用vivado打开.xpr即可。
  2. 在这里插入图片描述
芬奇说
关注
  • 0
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
ZCU104 开发板原理图
07-10
ZCU104 开发板原理图，xilinx官方版
ZCU104开发板：开发板介绍1
weixin_41701476的博客
07-17 8988
简介 嵌入式视觉低成本（EVLC）开发套件使汽车，AR / VR，无人机，机器视觉和工业视觉开发人员能够在Zynq®UltraScale+™MPSoC XCZU7EV-2FFVC1156器件上构建设计原型和测试他们的设计。ZU7EV器件集成了四核Arm®Cortex™-A53处理系统（PS）和双核Arm Cortex-R5实时处理器，为应用程序开发人员提供前所未有的异构多处理级别。ZCU104评...
Vitis + ZCU104案例教程
qq_39229006的博客
09-27 5339
Vitis+ZCU104案例教程 参考：https://www.xilinx.com/html_docs/xilinx2020_1/vitis_doc/dvy1591145410207.html 开发环境： 操作系统：Ubuntu18.04 开发平台：Xilinx ZCU104 开发工具：Vitis 2020.1 镜像烧写工具：balenaEtcher 串口调试工具：minicom 1.准备工作 1.1安装OpenCL客户端驱动加载程序： sudo apt-get install ocl-icd-libop
ZCU106 - PYNQ 镜像制作与运行
jeremy0621的博客
02-27 683
本文主要介绍了如何将 PYNQ 官方给出的 ZCU104 相关配置修改并重新制作 ZCU106 的 PYNQ 的启动镜像，给出了过程中出现的一些问题的解决方案。
mpsoc zcu104 上做hdmi 显示实验
02-17
1.课程是自己的实验课程2.主要采用的是zcu104 开发板,使用的是官方的例子，增加了简单的修改。   例子1： 是跑通官方的hdmi rx 和hdmi tx 历程。   例子2： 是去掉hdmi rx  只剩下 hdmi tx 。（这样可能更容易分析 hdmi 的软件和硬件）3.课程是无声的， 主要是自己的学习的分享，稍微收一点辛苦费。4.使用的vivado 版本是2020.1 请大家自行下载和使用。 工程中如果涉及到license 的问题，请去官方网站申请。 
PYNQ-zcu104环境搭建
THANKS111222的博客
11-23 472
打开控制面板-网络和Internet-网络和共享中心-更改适配器设置-以太网-右键选择属性-找到Internet协议版本4打开-对IP地址进行修改。一个红色LED亮起，几秒钟后变成黄色，四个组成方形的LED灯会闪烁黄光数次，最后保持常亮状态，此时表明开发板环境已配置完成。安装过程正常安装，无需破解，在此省略安装说明。在ZCU104这一栏选择V2.7版本的镜像文件，点击下载。拨码开关2（模式1）：关闭（向上）拨码开关3（模式2）：关闭（向上）拨码开关4（模式3）：关闭（向上）拨码开关1（模式0）：开（向下）
基于ZCU104的PS和PL数据交互例程（七）：驱动编写与测试
SHSHSHSH1的博客
11-05 848
至此我们从最初设计到verilog实现IP，到block design创建整体架构，到petalinux生成镜像，再到linux运行已经成功走完。最后说一下，后面还会补一个ILA调试，因为下板之后，不方便debug，还是要走下ILA会方便点。另外就是如果是其他板卡，只需要对应替换IP的支持板卡，petalinux 的BSP包，就行如果是其他的加速器，想实现这种PS+PL的交互通信，做成演示demo。这个系列博客，可以为大家提供一种参考思路。
zcu102_pl闪烁led工程
12-26
在ZCU102_pl闪烁LED工程中，Vivado用于编写、编译和实现LED控制的FPGA逻辑。 4. **HDL编程**：为了控制LED灯的闪烁，需要编写硬件描述语言代码。通常使用Verilog或VHDL，定义一个状态机来实现定时器和控制逻辑，...
AMD(Xilinx) ZCU106开发板bsp包，原版有1.7G，删除了Vivado工程和预编译镜像
09-18
使用方法参考【Xilinx】基于MPSoC的OpenAMP实现 https://blog.csdn.net/aatu/article/details/132973937
zcu10_PS端LED开关工程
12-26
【标题】"ZCU10_PS端LED开关工程"是一个基于Xilinx Zynq UltraScale+ MPSoC（Processing System）平台的项目，主要涉及如何通过PS（Processing System）部分控制硬件LED灯的开关。在嵌入式系统设计中，PS通常指的是...
ZCU111_PDF.rar
07-05
《Xilinx Zynq UltraScale+ RFSoC ZCU111评估套件官方文档详解》 Xilinx的Zynq UltraScale+ RFSoC ZCU111 Evaluation Kit是一款高度集成的开发平台，用于测试和验证Zynq UltraScale+系列的RF系统级芯片（RFSoC）的...
zcu106.zip
10-30
- **创建Vivado工程**：导入用户指南中的配置，设置项目属性和目标设备。 - **设计输入**：编写HDL代码（VHDL或Verilog）实现所需的功能。 - **设置引脚约束**：将master.xdc文件导入工程，指定信号的引脚位置。 ...
基于ZCU104的PS和PL数据交互例程（四）：vivado中制作Block Design
SHSHSHSH1的博客
10-25 1320
(这里的cdma的中断引脚cdma_introut应该要跟ps的pl_ps_irq连接的，这里忘记连接了，但是后面生成镜像驱动也没有问题，可能是因为我后面使用轮询来操作的，如果想用中断操作，建议这里一定要连接上)配置成真双口，这里要注意BRAM的数据位宽和地址，这里数据位宽是32bit，跟DUT里面一致，就不再修改。连接clk_PL，start_DUT，DUT_finish，rst_n这些信号。默认PS给PL的时钟是100M，中断引脚打开，所以我们不再修改，完成配置。完成后，创建顶层文件，如下图选择。
基于ZCU104的PS和PL数据交互例程（一）：简介
SHSHSHSH1的博客
10-22 504
基于ZCU104的PS和PL数据交互例程
ZCU106 XRT Vivado工程分析【Xilinx Vitis】
vacajk的博客
12-14 3546
1 前言 在上一篇ZCU106 XRT环境搭建【Xilinx Vitis】中，我参考了XRT中其它平台（ZCU102，ZCU104）的Vivado TCL脚本，同时参考了官方的VCU相关工程，编写了ZCU106 XRT的脚本： https://github.com/vacajk/XRT/blob/2019.2/src/platform/zcu106vcu_base/zcu106vcu_base_x...
xilinx ZCU104安装tensorflow
weixin_44820962的博客
03-23 2919
ZCU104 ，pynq，tensorflow安装
Xilinx ZYNQ UltraScale+ MPSoC应用专栏系列连载[第四篇]相机和接口板
haoxingheng的专栏
05-17 4485
Xilinx ZYNQ UltraScale+ MPSoC应用专栏系列连载[第四篇]相机和接口板 ...
Vivado工程配置petalinux实现linux下控制PL端GPIO
风雨无阻
07-29 3947
0、说明 在前面，使用petalinux构建ZYNQ Linux系统，当时使用了官方针对ZCU104提供的BSP构建petalinux系统。同时也简单说明了通过vivado工程配置petalinux的过程。 本节重点介绍，vivado设计如何和petalinux结合在一起。并联合开发。 1、环境 1.1 硬件环境 Xilinx ZYNQ-7000开发板 1.2 软件环境 VM ubuntu 18.04 windows 10 vivada2018.3系列工具 1........
详解Xilinx FPGA高速串行收发器GTX/GTP（2）--什么是GTX？
最新发布
孤独的单刀
08-03 770
详解Xilinx FPGA高速串行收发器GTX/GTP（2）--什么是GTX？
zyqn zcu102 vivado
09-12
Zynq ZCU102是一款由Xilinx开发的嵌入式处理器系统。要在Vivado中创建一个Block Design来配置Zynq ZCU102，你只需要简单地添加Zynq MP核，并编译生成.xsa文件导出。 要在Petaliunx中设置Zynq ZCU102的配置，你可以参考Xilinx提供的文档《pg144-axi-gpio.pdf》。这个文档详细介绍了如何使用AXI GPIO IP核来配置GPIO引脚，包括将GPIO配置为输入/输出模式、设置GPIO引脚的电平状态以及读取GPIO引脚的电平状态。 在将设备树和PL端可执行文件加载到Zynq ZCU102上之前，你需要将动态设备树镜像文件（pl.dtbo）和PL端可执行文件（system_wrapper.bin）复制到"/lib/firmware/"目录下，并将PL端可执行文件重命名为system_wrapper.bin。然后，可以执行相应的命令来加载设备树文件和PL端可执行文件。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值