数字IC后端小白学习日志---006 day （分析Debug lVS的错误的步骤）

一。

        对数字电路而言，应该保证在PR工具中LVS是通过的（假错可忽略），先将短路，开路等问题在PR工具中解决，然后再导入Calibre中做LVS，否则再Calibre中做LVS的意义也不太大，因为肯定是不通过的。问题在PR工具中更容易定位，不要把问题带到PV工具中。

        对于PR工具中的短路问题，如果短路少的话，直接将短路的Net给delete掉，重新用ECO进行绕线。如果有大量短路的问题，可能版图中存在Congestion问题，工具绕不通，需要将Congestion问题解掉。

        对于PR工具中的开路问题，可以用ECO进行绕线，让工具将它们连起来。

二。

翻译之前的报告：

翻译之后的报告（AFTER TRANSFORMATION）：

        首先按照顺序看翻译之后的Ports(整个Design的输入输出的统计)、Instance（版图，原理图中的器件的数目）、Nets（器件之间的连接）是否对的上。先保证Ports数目能对的上（如果对不上可能是没打Label），然后尽量保证Instance数目也一样，后边再看Nets上的问题。

<重点：比对的顺一定是：Ports----Instance----Nets>

        如果Ports和Instance数目都能对上，只有Net数目不一致，那么可能是版图中发生了短路（Short）或者开路（Open）。如果版图中的Net的数目大于Source，那么是版图中发生了Open；如果版图中的Net的数目小于Source，那么是版图中发生了Short。

三。

        如果Instance对不上，可以尝试用Flat、Turn off (不识别逻辑门，只识别管子)模式，这种模式比较慢，但是能有效减小错误的种类，便于Debug。

造成Instance对不上的原因之一：

看下图Instance的数目，在Layout和Source中，发现同一个Instance，如果是小写，就在Layout里面有，Source里面没有，如果是大写，就在Soure里面有，Layout里面没有。那么有理由怀疑是不是大小写的问题呢？

下图所示，我们选择了区分大小写，这是一个全局性的设置。

再往下细看

if(CASE_SENSITIVITY TRUE)

那么Layout里面也区分大小写

Source里面还是区分大小写

LVS COMPARE(版图原理图进行compare的时候)，YES，也区分大小写。

我们进行修改

点击Options--Edit Are--Allowed，就可以修改了，把LVS COMPARE CASE 后面的YES改成NO

Save后再去Run LVS，看Instance数目是否能对上。看结果发现Instance的数目对的上