FPGA
钟山翼
这个作者很懒,什么都没留下…
展开
-
DDR3笔记
bank地址线位宽为2,则有4个bank;bank地址线位宽为3,则有8个bank;行列地址分时复用,列地址一般为10位,即A0~A9;行地址位宽决定容量大小16位(4)+15行(15)+10列(10)+3个bank(3)=32=4G15行(15)+10列(10)=32M32M*16*8=256M*16...原创 2021-01-14 21:00:21 · 328 阅读 · 0 评论 -
DDR3中TPS51200输出电压升高到0.85V
在上电后电流为1.5A,TPS51200输出为0.74V,10分钟左右电流变为1.1A,TPS51200输出为0.85V原创 2021-01-14 13:45:55 · 1149 阅读 · 0 评论 -
SYS_RST_7S V1.2
`timescale 1ns / 1ps////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////module SYS_RST_ZS #(parameter CLK_NUM = 50_000_000)(input ...原创 2020-12-04 21:03:27 · 349 阅读 · 0 评论 -
Vivado设置默认编辑器为GVIM的方法
在【环境变量】的【系统变量】的【Path】中添加gvim.exe的路径;【vivado】的【settings】的【Text Editor】中选择【Custom Editor】,添加gvim.exe的路径;完成。原创 2020-11-13 09:33:28 · 1370 阅读 · 0 评论 -
环境变量
【我的电脑】的【属性】,【系统】中的【高级系统设置】,【系统属性】的【高级】原创 2020-11-13 09:23:26 · 77 阅读 · 0 评论 -
vivado fft核
没有输入,未复位前和复位时;复位结束时;复位后配置完数据时;原创 2020-10-19 02:03:18 · 325 阅读 · 0 评论 -
画FPGA板注意事项
1:FPGA电源电容抄开发板的,它放啥,我放啥;2:原创 2020-10-13 03:57:57 · 606 阅读 · 0 评论 -
vivado报错处理
==================================================禁止vivado联网后,仿真器连不上了,报错如下:[Labtools 27-2223] Unable to connect to hw_server with URL "TCP:localhost:3121".Resolution: 1. Check the host name, por...原创 2019-11-14 02:04:57 · 8643 阅读 · 2 评论 -
FPGA----verilog
四值逻辑系统逻辑运算符与:&& a && b或:|| a || b非:! ! a位运算符与:& a & b或:| a | b非:~ ~a异或:^...原创 2018-08-22 00:00:46 · 556 阅读 · 0 评论 -
GVim----列操作模式
前前后后,光标中间夹的内容被选中;前后相同,光标后一列别选中;前后后前,后光标的后一列到前光标的后一列被选中;列删除选中要删除的目标;【ctrl+q】,进入列操作模式;按【Delete】键删除;列插入在哪一列插入,选中哪一列;进入命令模式时,必须是小写状态;方法一:进入命令模式;【ctrl+q】,进入列操作模式,用hjkl来选定范围,j向下,k向上,...原创 2018-08-27 16:29:52 · 14441 阅读 · 0 评论