![](https://img-blog.csdnimg.cn/20201014180756922.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
module
钟山翼
这个作者很懒,什么都没留下…
展开
-
FPGA 实现 FIR 抽取滤波器(极高阶数)
在 FIR 滤波器后存在抽取时使用(抽取率越高,越需要);采用抽取滤波器,提高阶数而不改变乘法器的数量。未被抽到的滤完后的数据是没有计算的必要的;FIR 滤波器的实现是通过移位乘加;下变频->FIR 滤波->抽取。滤波器越窄,所需乘法器越多;原创 2024-06-17 14:23:56 · 121 阅读 · 0 评论 -
SPI 配置寄存器程序
【代码】SPI 配置寄存器程序。原创 2024-06-12 21:57:47 · 125 阅读 · 0 评论 -
GTX_K7_ONE
`timescale 1ns / 1psmodule GTX_K7_ONE(input refclk0 ,input refclk1 ,input rxd_p ,input rxd_n ,output txd_p ,output txd_n ,output rxoutclk ,output txoutclk ,input rxusrclk ,input rxusrclk2 ,i.原创 2021-02-26 07:07:11 · 651 阅读 · 0 评论 -
KHB_TT_V1_0
/************************************************************扩高位:高位补零;************************************************************/module KHB_TT #(parameter DIN_W = 6,parameter DOUT_W = 8)(input [DIN_W-1:0] DIN,output [DOUT_W-1:0] DOUT);assign.原创 2020-12-18 20:27:19 · 156 阅读 · 1 评论 -
SPIX4_TT_V1_0
module SPIX4_TT #(parameter CNT_NUM = 10,parameter ADDR_W = 16,parameter DATA_W = 8)(input clk ,input srst ,output s_axis_tready ,input s_axis_tvalid ,input s_axis_rw ,//高为读,从器件到FPGA;低为写,从.原创 2020-12-15 14:35:28 · 196 阅读 · 0 评论 -
SY AD15 FPGA1约束文件
set_property CFGBVS VCCO [current_design]set_property CONFIG_VOLTAGE 3.3 [current_design]set_property BITSTREAM.GENERAL.COMPRESS true [current_design]set_property BITSTREAM.CONFIG.CONFIGRATE 33 [current_design]set_property BITSTREAM.CONFIG.SPI_BUSWIDT.原创 2020-12-04 21:06:38 · 515 阅读 · 0 评论 -
SYS_RST_7S V1.2
`timescale 1ns / 1ps////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////module SYS_RST_ZS #(parameter CLK_NUM = 50_000_000)(input ...原创 2020-12-04 21:03:27 · 320 阅读 · 0 评论