DDR3中TPS51200输出电压升高到0.85V

最新推荐文章于 2022-05-23 11:46:03 发布
最新推荐文章于 2022-05-23 11:46:03 发布
阅读量1k 收藏
点赞数
分类专栏： FPGA
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/lengtian90/article/details/112605108
版权

在上电后电流为1.5A，TPS51200输出为0.74V，10分钟左右电流变为1.1A，TPS51200输出为0.85V；

上述只是现象，FPGA没加散热片；

FPGA加了个特大号的散热片，DDR3正常工作，TPS51200输出电压正常，观测了一个小时；

钟山翼
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
TPS51200DRCR 德州TI具有用于 DDR2、DDR3、DDR3L 和 DDR4 的 VTTREF 缓冲基准的 3A 灌电流/拉电流 DDR 终端稳压器
szrileyH的博客
08-13 3599
描述 TPS51200 器件是一款灌电流和拉电流双倍数据速率 (DDR) 终端稳压器，专门针对低输入电压、低成本、低噪声的空间受限型系统而设计。FAE:13723714318 TPS51200 可保持快速的瞬态响应，仅需 20µF 超低输出电容。TPS51200 支持遥感功能，并满足 DDR、DDR2、DDR3、DDR3L、低功耗 DDR3 和 DDR4 VTT 总线终端的所有电源要求。 此外，TPS51200 还提供一个开漏 PGOOD 信号来监测输出稳压，并提供一个 EN 信号在 S3（挂起至 RAM.
TPS51200简介
byebyegov5qq
04-27 1118
TPS51200datasheet
06-30
TPS51200 datasheet 介绍了TPS51200 这颗晶片的使用
电源技术中的TI推出新一代 3A DDR 端接稳压器TPS51200
11-19
TI 宣布推出一款可满足 DDR、DDR2、 DDR3 与 DDR4 等各种低功耗存储器终端电源管理要求的汲极／源极双数据速率 (DDR) 终端稳压器 TPS51200。该简便易用的新型稳压器的陶瓷输出电容仅为 20 ?F，比同类竞争解决方案的...
电源技术中的TI推出TPS51200新一代3A DDR终端稳压器
11-19
日前，德州仪器 (TI) 宣布推出一款可满足 DDR、DDR2、 DDR3 与 DDR4 等各种低功耗存储器终端电源管理要求的汲极/源极双数据速率 (DDR) 终端稳压器 TPS51200。该简便易用的新型稳压器的陶瓷输出电容仅为 20μF，比...
工业电子中的TI推出TPS51200新一代3A DDR终端稳压器（图）
11-18
TI（德州仪器）近期发布了一款名为TPS51200的新一代3A DDR终端稳压器，这款产品专为满足各种低功耗存储器，包括DDR、DDR2、DDR3和DDR4的电源管理需求而设计。该稳压器的独特之处在于其陶瓷输出电容仅需20μF，相较于...
在DDR3 SDRAM存储器接口中使用调平技术
11-10
DDR3 SDRAM的显著特点是其高带宽，能够达到600 Mbps到1.6 Gbps，工作电压降低到1.5V，提升了能效，同时芯片密度提升至2 Gbits，使用90纳米工艺。然而，要实现DDR3 SDRAM DIMM（Dual In-Line Memory Module）与FPGA...
可替代TPS51200的国产线性终端稳压器SGM2054助力DDR供电设计
测试专家的专栏
05-23 3443
在RRU产品中，给DDR供电的线性终端稳压器以TI的TPS51200居多，本文重点推荐国产SGM2054可兼容替换TPS51200，两者性能参数对比如下。 图2 SGM2054与TPS51200性能参数对比 由上表对比可知： 1、在支持DDR VTT种类方面，二者有所区别，不过目前RRU上采用的DDR以DDR3、DDR3L、低功耗DDR3和DDR4为主，以后会向更高端的DDR5发展方向，SGM2054更有优势。 2、在输入电压、VLDOIN电压范围和功能方面，两者表现基本一致。 3、S..
DDR3的电源
metersun的专栏
04-02 1万+
以前在DDR 硬件电路设计过程中，关于DDR的电源设计部分存在着不合理的部分，下面简单介绍一下DDR的电源：DDR的电源可以分为三类：（1）主电源VDD和VDDQ主电源的要求是VDDQ=VDD，VDDQ 是给IO buffer供电的电源，VDD 是给但是一般的使用中都是把VDDQ和VDD 合成一个电源使用。有的芯片还有VDDL，是给DLL供电的，也和VDD使用同一电源即可。电源设计时，需要考虑电压...
DDR电源设计+什么是拉电流什么是灌电流
woshizzai的博客
05-06 6752
一、DDR电源DDR的电源可以分为三类：1.1 主电源VDD和VDDQ，      主电源的要求是VDDQ=VDD，VDDQ是给IO       buffer供电的电源，VDD是给但是一般的使用中都是把VDDQ和VDD合成一个电源使用。有的芯片还有VDDL，是给DLL供电的，也和VDD使用同一电源即可。      电源设计时，需要考虑电压，电流是否满足要求，电源的上电顺序和电源的上电时间，单调性等...
DM8168评估板上供电电源的设计
shanghaiqianlun的专栏
11-13 5147
在DM8168评估板山上通过J1插座输入单一的12VDC，这是板上所有电源的源，由这12VDC产生如下电源： l  EVM_12V：12V，输入，来自外部电源插座 l  EVM_5V0：5.0V，输出，来自U16：TPS65232 l  EVM_3V3：3.3V，输出，来自U16：TPS65232。此电源派生出CPU_VDDA33USB l  EVM_1V8_A：1.8V，输出，模拟电源，
DDR3详解（以Micron MT41J128M8 1Gb DDR3 SDRAM为例）
热门推荐
嵌入空间
01-16 2万+
首先，我们先了解一下内存的大体结构工作流程，这样会比较容量理解这些参数在其中所起到的作用。这部分的讲述运用DDR3的简化时序图。    DDR3的内部是一个存储阵列，将数据“填”进去，你可以它想象成一张表格。和表格的检索原理一样，先指定一个行（Row），再指定一个列（Column），我们就可以准确地找到所需要的单元格，这就是内存芯片寻址的基本原理。对于内存，这个单元格可称为存储单元,那么这个表格
KiCad使用笔记（05）-PCB绘制
Naisu的各种笔记
06-26 2万+
绘图过程 导入网表 绘制PCB边框 摆放元件 添加导线 交互式布线 添加铺铜 放置过孔 整理丝印 检测PCB 生成钻孔文件 生成光绘文件 相关视频教程 绘图过程 导入网表 绘制PCB边框 PCB边框放置在Edge.Cuts层。 可以按需求选择性放置描述性注释。 摆放元件 摆放元件可以切换到封装模式下进行，常用的快捷键如下： - 移动M ...
GVim----列操作模式
钟山翼
08-27 1万+
前前后后，光标中间夹的内容被选中； 前后相同，光标后一列别选中； 前后后前，后光标的后一列到前光标的后一列被选中； 列删除 选中要删除的目标； 【ctrl+q】，进入列操作模式； 按【Delete】键删除； 列插入 在哪一列插入，选中哪一列； 进入命令模式时，必须是小写状态； 方法一： 进入命令模式； 【ctrl+q】，进入列操作模式，用hjkl来选定范围，j向下，k向上，...
ddr4信号完整性测试
最新发布
07-07
### 回答1： DDR4信号完整性测试是在DDR4内存系统中进行的一项重要测试，该测试主要是为了确保在信号传输过程中，信号的完整性能够得到保证。 在DDR4内存系统中，信号传输的完整性对于正确读取和写入数据是至关重要的。因为DDR4内存的频率已经达到了更高的水平，信号的传输速度也更快，因此更容易受到噪声、干扰等因素的影响。如果信号的完整性出现问题，可能会导致数据读取或写入错误，甚至导致系统崩溃。 DDR4信号完整性测试通常包括以下几个方面：信号的时序、幅度和电压等。时序测试主要是测试信号的传输时间，以确保各个信号满足时序要求；幅度测试是为了确保信号的幅度处于合适的范围内，以避免干扰和误判；电压测试是为了确保信号的电压稳定，以避免电压波动引起的问题。 在DDR4信号完整性测试中，可以使用一些专业的测试设备和仪器，如信号发生器、示波器、逻辑分析仪等。通过对DDR4信号进行模拟、测量和分析，可以判断信号的完整性是否达到了要求。 总之，DDR4信号完整性测试是确保DDR4内存系统中信号传输正常和可靠的一项重要测试，它能够帮助我们排除潜在的问题，提高系统的稳定性和性能。 ### 回答2： DDR4信号完整性测试是对DDR4内存模块进行的一种测试方法，旨在验证模块在高速数据传输时是否能够保持信号完整性。 DDR4内存模块作为计算机系统中重要的存储器件，其传输速度已经达到了更快的水平。然而，随着频率的提高，信号完整性的问题也日益凸显。信号完整性指的是在信号传输过程中，信号能够保持原本的形状、振幅和时序，并且不受其他因素的干扰。 DDR4信号完整性测试主要包括两个方面的内容：信号电气特性测试和时序完整性测试。信号电气特性测试主要检验了模块的电压、噪声和功耗等电气参数是否符合DDR4规范要求。时序完整性测试则验证模块能否按照预定的时序要求进行数据传输，包括时钟与数据的同步关系、预充电动作等。 为了进行DDR4信号完整性测试，需要使用专业的测试设备和仪器，如信号发生器、示波器以及特殊的测试夹具。通过模拟实际的高速数据传输环境，采集和分析信号波形、时序和电气特性等相关数据。测试结果会与DDR4规范进行对比，确保模块的性能和质量。 DDR4信号完整性测试对于保障系统的稳定性和正常运行至关重要。只有通过测试和验证，可确保DDR4内存模块在高速数据传输时不会出现信号失真、干扰等问题，从而保证系统的数据可靠性和性能。该测试也是DDR4内存模块生产和质量控制过程中的重要一环，有助于提高模块的可靠性和稳定性。 ### 回答3： DDR4信号完整性测试是对DDR4内存接口进行测试和评估的一种方法。DDR4是一种高性能的内存技术，具有更高的数据传输速率和更低的功耗。信号完整性测试的目的是确保在高速和高密度DDR4接口中的数据传输稳定可靠。 在DDR4信号完整性测试中，通常会涉及以下几个方面的考虑： 1. 接口布线：良好的接口布线可以最大程度地减小信号失真，确保数据传输的稳定性。通过合理设计PCB布线和严格控制线宽、间距和层间间距等参数，可以减少信号跳变时间、串扰和相互耦合等问题。 2. 信号电平：DDR4内存接口的信号电平应符合规范要求，确保信号的幅度和偏置在合理范围内。通过合适的终端电阻匹配和电源供电控制，可以稳定信号的电平。 3. 时序校正：DDR4内存模块的时序要求非常严格，需要进行时序校正以确保数据的同步和稳定。通过时钟校准、数据眼图分析和延时补偿等手段，可以纠正时序偏移和减小时序抖动。 4. 噪声和干扰抑制：在高速DDR4接口中，噪声和干扰会对信号完整性造成影响。需要通过电源滤波和屏蔽措施等手段，减小噪声和干扰对信号的影响。 综上所述，DDR4信号完整性测试是为了确保DDR4接口数据传输的稳定性和可靠性。通过合理设计布线、控制信号电平、校正时序和抑制噪声和干扰等手段，可以有效提高DDR4内存模块的性能和稳定性。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值