ISE
文章平均质量分 87
stubben_bear
这个作者很懒,什么都没留下…
展开
-
[转载] Xilinx FPGA用户约束文件
FPGA设计中的约束文件有3类:用户设计文件(.UCF文件)、网表约束文件(.NCF文件)以及物理约束文件(.PCF文件),可以完成时序约束、管 脚约束以及区域约束。3类约束文件的关系为:用户在设计输入阶段编写UCF文件,然后UCF文件和设计综合后生成NCF文件,最后再经过实现后生成PCF 文件。UCF文件是ASC 2码文件,描述了逻辑设计的约束,可以用文本编辑器和Xilinx约束文件编辑器进行编原创 2013-12-30 19:36:49 · 2802 阅读 · 0 评论 -
ISE中IPcore调用之DCM
Xilinx ISE中的IP核生成器叫Core Generator ,而锁相环 PLL 所对应的 IPcore 在 ISE 中叫 DCM (digital clock management) ,它的主要功能是精准的生成由输入时钟经过相移、分频等操作得到的时钟 。下面是ISE 中调用DCM 的步骤。 1.右键自己的工程,单击 new source 后选择 IP core原创 2013-12-18 15:32:44 · 12177 阅读 · 0 评论 -
基于FPGA的数字频率计(设计全过程)
小序: 前几天看历年全国大学生电子设计竞赛历年试题,无意间发现了一道题目《简易数字频率计》,跟之前我用verilog写的一个频率计差不多,于是想尝试做一下,题目具体要求如下图中所示,我所用的开发板为 xilinx spartan 3ES, 最后结果还算理想,在要求的范围内的频率测量精度比较高,但是由于板子的限制没能实现脉冲宽度测量等功能,但是其原理比较简单,下文中将会给出设计原创 2014-04-30 20:59:51 · 27528 阅读 · 4 评论