计组
element.wen
小柴
展开
-
计算机组成原理实验:模型机的设计(CPU)
合理的模块划分、清晰的功能定义以及模块之间的高效连接,是实现一个稳健 CPU 的关键。通过设计运算器,寄存器,控制器等部分,以及对logisim软件的使用,我深入学习了计算机系统结构和数字逻辑设计的原理,进行了详细的模拟设计,这个综合性的设计过程不仅强调了各个模块的协同作业,同时也展现了整个CPU系统的高效运转,验证了CPU的功能和性能,并且保证了设计的准确性和可靠性,实现了实验预期的功能。指令译码器负责理解指令的操作类型、操作数、以及执行方式,并生成相应的控制信号,以指导CPU的其他部分执行正确的操作。原创 2024-04-18 11:19:58 · 4011 阅读 · 2 评论 -
计组实验二进制补码运算器1
该实验综合以上实验思路,进行思考,得出利用三个全加器来进行运算。通过本次实验,我掌握了如何设计二进制加法计数器和如何判断溢出,同时也更加了解二进制加法器的构造,能够更加熟练的应用对电路的仿真及相关软件。对于如何判断是否溢出的问题,通过对两个进位位进行异或运算,采用的是单符号位来判断是否有溢出,当为1时,是有溢出;对于如何判断加减运算,我们设置了一个加减法控制器,当为1时,做减法运算,为0时,做加法运算。首先在本实验中,遇到了实验中如何判断溢出的问题和如何进行加减法运算的问题。利用全加器的原理进行实验设计。原创 2023-10-18 13:11:04 · 45 阅读 · 0 评论 -
一位加法器带进位
低位为1的情况需考虑进位,只有111,001,010,100的时候才为1,先将下面两个数异或,得-01和-10的情况,此时如果异或的结果为1,则应再与进位异或,此时进位不为1时,低位才为1,即为001和010的情况 ,若再与进位进行异或进位为1时,则低位一定为0,此时为110和101的情况,高位变1。当三个数均为1,111时,最下面的异或输入端只有进位为1,故异或的结果使得低位为1,高位也为1.电路图解析:先画出一位加法器电路图,然后在一位加法器电路图上进行分析。原创 2023-10-09 09:09:49 · 29 阅读 · 0 评论 -
计组实验二位数加法器
如10+00=010,10+11=101,11+01=101,将两个数的高低位分开分别计算,令高位相加得到进位。并且要考虑到11+10,会有两次进位的情况。原创 2023-09-25 08:52:32 · 109 阅读 · 0 评论