Cadence网络表总结

    用Capture CIS画原理图后结果发现工程文件丢失。不知道是我误删除了还是由于Capture CIS的bug问题。但此时我已将网络表导入了Allegro，并摆放了一部分元件。如果重新画原理图重新布局PCB比较麻烦，于是就按照以前打印的PDF原理图布线。

    可是当布到最后却发现了问题，我想修改原理图的设计时却没有办法了。比如像下面这图里我想把接地引脚换成数字地（Dgnd），以前接的是模拟地（Agnd）

平时更改一下原理图就可以了，但原理图丢失，这时候就只能去修改cadence网络表来实现目标。

cadence网络表包括三个文件：pstchip.dat，pstxprt.dat，pstxnet.dat

打开之后就知道pstchip.dat是描述元件的引脚等信息的。pstxprt.dat是描述封装信息的，就是指该封装长什么样。pstxnet.dat就是描述各个元件之间的网络联系，即把所有的网络表和元件都给列了出来。

    想将上面的元件地从Agnd改到Dgnd，需要将pstxnet.dat打开，在里面的

NET_NAME
'AGND'
 '@ODDETECT.ODDETECT(SCH_1):AGND':
 C_SIGNAL='@oddetect.oddetect(sch_1):agnd';

..................................

里找到对应的C46，C47，C45，C48的