龙芯架构

 

 

第一级互联开关采用６×６，用于连接４个CPU（作为主设备）。

每个IO端口连接一个１６bit的HT控制器，每个１６bit的HT端口也可作为２个８bit的HT的端口使用。

HT控制器通过DMA控制器和一级互联开关相连，DMA控制器复杂IO的DMA控制并肩负片间一致性的维护。

 

第二级互联开关采用５×４，作为主设备用于连接４个cache模块。

４个二级cache模块（作为从设备）以及２个IO端口（每个端口使用一个master和一个slave）。

交叉开关连接２个ddr2控制器／低高速IO（PCI/LPC/SPI）以及芯片内部的控制寄存器模块。