【86】ASPM进入和退出L1

linjiasen

已于 2023-01-20 15:12:16 修改

阅读量8.6k

点赞数

分类专栏： PCIe协议及应用文章标签： ASPM PCIe L1 low power

于 2022-04-24 15:02:56 首次发布

本文链接：https://blog.csdn.net/linjiasen/article/details/124382897

版权

PCIe协议及应用专栏收录该内容

29 篇文章 87 订阅

订阅专栏

之前写过一篇power management的介绍，主要是介绍了一下power management的概念，这次主要是介绍下ASPM和ASPM L1机制。

【67】PCIe Power Management和linux对PME的处理_linjiasen的博客-CSDN博客

1、ASPM介绍

ASPM全称Active State Power Management，是针对Power Management的一种管理机制。所谓“Active State”就是设备在D0状态下进入低功耗模式的管理机制。ASPM是硬件行为，软件只能写function配置空间Link Control Register的ASPM Control比特来disable和允许进入某种L state。

PCI-PM是软件写function的配置空间的Power Management Control/Status Register来让function进入某种D state。

2、ASPM L1介绍

如果设备是支持ASPM L1的（link cap reg的bit11-10），ASPM ctrl字段的L1 entry（link ctrl reg的bit1-0）默认是disable的。只有链路两端的component都支持ASPM L1时，software才能enable downstream component的ASPM L1。

Software必须先使能upstream component的ASPM L1，然后再使能downtown component的ASPM L1。Disable ASPM L1的时候是相反的操作。这点在link control寄存器的ASPM control字段也有说明。

3、PCIe协议对ASPM L1协商的规定

Downstream component必须积累有足够数量的credit才能发起ASPM L1 entry的初始化流程。
在进入low power link state前，Downstream component必须阻止发送端再从transaction layer发送TLP（包括completion）到data link layer
Downstream component必须等到之前发送的最后一个TLP收到acknowledgement（retry buffer为空）。
Downstream component 反复发送PM_Active_State_Request_L1 DLLP来进行ASPM协商。Downstream component发送PM_Active_State_Request_L1 DLLP的间隔不超过8个（8b/10b）或者32个（128b/130b）idle symbol times。
Downstream component一直发送PM_Active_State_Request_L1 DLLP，直到收到Upstream component回复PM_Request_Ack DLLP或者PM_Active_State_Nak message。在等待Upstream component回复PM_Request_Ack DLLP期间，Downstream component不能发送TLP，可以正常接受Upstream component发送的TLP和DLLP，并回复FC updata DLLP。也就说Downstream component的Transaction Layer进入了inactive，但是data link layer还是active状态。
Upstream component必须立刻响应，接受或者拒绝PM_Active_State_Request_L1请求。Upstream component不停发送PM_Request_Ack DLLP，直到detect 链路进入idle。

4、PCIe EP ASPM L1 entry机制

当Link的TX端是idle的（例如，client端没有transmit TLP并没有replay TLP pending），EP controller开启ASPM L1 entry timer开始计时，如果client端有TLP要发送，那么timer会被clear。
当ASPM L1 entry timer达到时间后（ASPM L1 Entry Timeout Delay Register可以设置，默认是750*16ns=12us），EP controller检查是否有足够的credit。
EP controller block新的TLP发送，并且通过TX lane发送PM_Active_State_Request_L1 DLLP。
EP controller持续发送PM_Active_State_Request_L1 DLLP直到收到upstream device的response。
Upstream component必须立刻对EP controller发出的PM_Active_State_Request做出响应（接收或者拒绝）。
如果Upstream component拒绝EP controller发出的PM_Active_State_Request，则Upstream component发出PM_Active_State_Nak message（注意NAK是message），那么EP controller会abort掉ASPM L1 entry并且继续正常发送TLP。
如果Upstream component接受EP controller发出的PM_Active_State_Request，则Upstream component发出PM_Request_Ack DLLP（注意ACK是DLLP），然后EP controller会让自己的TX进入electrical idle并进入ASPM L1。
Upstream component detect electrical idle后，让自己的TX进入electrical idle。