maxwell2ic的博客

博客内容包括但不限于集成电路/区块链/人工智能

电压检测模块CPM结构总结

CPM模块用于检测voltage droop,与ringosc方式相比反应更快,每个cycle都可以更新检测值 CPM包括pulse generation模块,tunable delay circuit和pulse detect模块 pulse detect通常采用TDC实现,可以输出多bit的t...

2019-06-15 12:14:41

阅读数 214

评论数 0

PCIe PCS sublayer

Byte striping: 把每个byte依次分发到不同的lane,避免不同lane传输数据长度不同 scrambler:PRBS加扰,消除重复的pattern,因为重复的pattern在频谱上能量集中,会产生很大的EMI噪声;TLP/DLLP中的D character被scramble,而OS...

2019-06-15 12:06:31

阅读数 112

评论数 0

PCIe SRIOV虚拟化技术

SR-IOV体系结构,采用SRIOV技术可以消除VI对数据搬运工作虚拟化时对传输性能的影响,并且能集成ATS/ATPT等技术 PF,支持SRIOV能力的PCIe Function,是全集;VF,是子集,可以被不同的SI share 不同的Function有独立的configuration spa...

2019-06-15 12:04:11

阅读数 129

评论数 0

PCIe Transaction layer: TLP,路由,流量控制

TLP分为Mem/IO/Cfg/Message四种,通用的的格式为 Header种包含当前TLP总线事务类型、data payload大小、路由、描述符等信息 a) Fmt和Type决定了当前TLP的总线事务类型Mem RW还是CplD,TLP header是3DW还是4DW,是否有data ...

2019-06-03 21:25:12

阅读数 114

评论数 0

PCIe PHY layer:Link training过程的LTSSM状态机跳转

TS(Training Sequences)用于初始化bit align,symbol align,exchange PHY parameter。TS1主要检测PCIe链路配置信息,TS2确认TS1的检测结果 EIOS(Electrical Idle Ordered Set Sequence),T...

2019-06-03 21:19:52

阅读数 108

评论数 0

UVM基础知识

uvm_object是UVM中最基本的类,uvm_component也派生自uvm_object。 验证平台中常用派生自uvm_object的类有: a) uvm_sequence_item,trasaction就是从uvm_sequence_item派生的封装了一定信息的类; b) uvm_se...

2019-06-03 21:15:55

阅读数 93

评论数 0

clock gating门控时钟

在数字IC设计中,我们几乎都要用到门控时钟clock gating技术。使用门控时钟这种技术,我们可以改善电路的三个主要性能指标:速度,面积和功耗,特别是芯片的功耗。市场上主流的综合和静态时序分析工具(Design Compiler& PrimeTime)降低了ASIC设计人员使用...

2019-05-18 19:02:24

阅读数 149

评论数 1

apb3 slave verilog

verilog实现一个简单的apb3 slave接口

2019-05-03 13:23:38

阅读数 254

评论数 0

AXI协议burst不能跨4k边界

AXI协议中burst不能跨4k边界 4k边界是低12bit为0的地址,如32‘h00001000,32’h00002000,这些特殊的地址为4k边界。 同理1k边界为低10bit为0的地址,如32‘h00000400,32’h00000800; 32bit边界(4byte边界)为0x00,0x0...

2019-05-03 13:13:17

阅读数 168

评论数 0

PCIE体系结构基础

了解PCIE的体系结构首先要了解PCI总线的结构,PCI总线中的HOST主桥用于连接隔离转换存储器域地址和PCI总线域地址;PCI总线中的主从设备统称为Agent设备;PCI桥作为一种特殊的PCI设备,每个HOST主桥管理一个PCI总线树,每个PCI桥扩展一个PCI总线,与HOST主桥直接相连的为...

2019-05-02 11:58:07

阅读数 135

评论数 0

AXI协议基础介绍

AXI协议接口具有高可拓展性,高速度,高带宽,读写独立管道化互联,单向通道,只需要首地址,读写并行,支持乱序,支持outstanding,支持非对齐传输,有效支持出事延迟较高的外设,但是连线接口复杂。 AXI接口结构分为5个独立通道,读地址和写地址通道用于传输地址和burst的特性信息;读数据和写...

2019-05-02 11:46:40

阅读数 109

评论数 0

CentOS7 安装synopsys软件搭建数字前端设计环境

安装 参考一 参考二 download synopsys_installer, scl, scl_keygen, vcs-2016, verdi-2016, syn-2016 install synopsys_installer chmod a+x SynopsysInstaller_v3...

2018-12-24 09:45:50

阅读数 750

评论数 0

Cadence家EDA软件介绍

2018-10-23 16:13:39

阅读数 787

评论数 0

CentOS7自定义添加应用icon

linux下安装了eclipse或者anaconda之后,因为软件自身并未生成桌面icon,如果需要自定义添加,可以在~/.local/sgare/application目录下面添加相应的*.desktop文件。 eclipse 1 [Desktop Entry] 2 Encodi...

2018-10-18 14:03:28

阅读数 299

评论数 0

CentOS 7 下安装最新版Emacs,并自定义配置

下载 sudo yum install gcc make ncurses-devel giflib-devel libjpeg-devel libtiff-devel wget wget http://ftp.gnu.org/gnu/emacs/emacs-26.1.tar.gz tar -xzv...

2018-10-11 13:31:42

阅读数 988

评论数 0

CentOS 7安装最新版本git

step 1 依赖包安装 sudo yum groupinstall "Development Tools" sudo yum install gettext-devel openssl-devel perl-CPAN perl-devel zl...

2018-09-29 10:27:16

阅读数 189

评论数 1

I/O接口标准

I/O接口标准 1.单端信号接口标准 LVTTL和LVCMOS(JESD8-5,JESD8-B) SSTL(JESD8-8,JESD8-9B,JESD8-15) HSTL(JESD8-6) LVTTL和LVCMOS结构通常是简单的push-pull。最简单的例子就是CMOS反向器,需...

2018-08-08 11:18:25

阅读数 1210

评论数 0

单口RAM,双口RAM,FIFO

单口与双口的区别在于,单口只有一组数据线与地址线,因此读写不能同时进行。而双口有两组数据线与地址线,读写可同时进行。FIFO读写可同时进行,可以看作是双口。 ...

2018-08-01 17:25:17

阅读数 231

评论数 0

常见IC设计/FPGA面试问题之:setup/hold/recovery/removal check时序分析

原文:http://blog.csdn.net/verylogic/article/details/14261989?reload 任何学FPGA的人都跑不掉的一个问题就是进...

2018-07-19 18:11:15

阅读数 1106

评论数 0

Xilinx FPGA CLB资源总结:slice、分布式RAM和Block ram

 来源:http://www.eefocus.com/b3574027/blog/15-05/312609_2e5ad.html 以下分析基于xilinx 7系...

2018-07-19 15:39:03

阅读数 605

评论数 0

提示
确定要删除当前文章?
取消 删除
关闭
关闭