电磁兼容（EMC）：时钟电路EMC设计（一）

本文链接：https://blog.csdn.net/linkking27/article/details/139013834

时钟电路是产品内部的强辐射源之一，因此在产品设计初期就需要对整个系统的时钟进行EMC设计。本文详细介绍一种系统时钟电路EMC设计方法。

1. 谐波叠加效应

一个复杂的产品系统会有多个功能模块组成，比如多个显示屏、多个通信模组。也有可能一个PCB板上会有多个时钟信号。虽然在组建系统的时候，会有要求每个单独模块都要满足EMI测试需求，至少3dB裕量以上，有的客户要求更高至5dB。这种情况通常发生在一个系统集成商对各零部件供应商的要求。即使每个零部件都测试合格且满足裕量要求，也还是会存在整个系统测试不合格的情况。这其中的一种可能性就是各零部件内部的时钟信号同频段，产生了谐波叠加效应。比如有3个零部件，3者的时钟信号在接收机的带宽之内并且幅度相等，那么它们在接收机通频带的中心产生的综合影响将比一个信号在测量接收机带宽内大9.54dB。所以之前即使客户要求5dB以上的裕量要求，也不百分百整个系统测试就是合格。解决这种问题的一有效方法便是错开时钟频段，不让有谐波叠加效应。

用于辐射发射测量的接收机的最小6dB带宽为100kHz（有些接收机为120kHz）该带宽以实际测试机构为准。这个测试条件就是指功率峰值下降1/4的频率范围100kHz。例如，假设两个处理器最初设计都采用12MHz的时钟频率。那么2者的高次谐波频率一致，便产生了谐波叠加效应。可以将其中一个处理器的时钟频率做一微小的调整，改为11.9MHz，这样便可以使两者的高次谐波都相差一个100kHz，完美的避开了谐波叠加效应。为了避免PCB寄生参数的影响而产生的细小频偏，可以将两者的差值再大一点。这样一来，便可以整体的降低时钟信号的干扰，如下图示是谐波叠加效应及解决办法的示意图，绿色和红色都是12MHz时，在些此频点产生干扰叠加。紫色为调整后的11.9MHz，避开干扰叠加。

2. 分频选择法

这种方法在应用中还需要注意一个问题，便是要找到系统的最低工作频率（基频），以此为其准来选择另一个信号频率。例如芯片的12MHz工作频可以分频后给出ALE（地址锁存选通）信号，这时虽然没有12MHz的时钟信号直接输入，但地址线和数据线会有2MHz的基频信号。因此我们需要按2MHz的频率来选择另一个信号频率。不过并不是两个频率相差100kHz就可以完美解决这个问题。还需要考虑多次高频是否仍然有频点重叠的区域。

例如其中一个频率为2MHz，另一个为1.981MHz，在同N倍频的谐波里，都是相差N*19kHz，并没有重叠点。这里没有直接采用频率相差100kHz，是因为骚扰功率或者辐射发射的测量频率是从30MHz开始。也即N=15，两者15倍频的谐波频率相差285kHz，已经大于100kHz。不过在2MHz的100次谐波（200MHz）和1.981MHz的101次谐波（200.081MHz），两者的差值小于100kHz，因此存在谐波叠加的情况。而这个风险点，在产品设计前期选择时需要考虑进来，至于是否采用这个方案，还要结合PCB和整个系统中这两个频率的走线长度和线缆长度来考虑。若认为100次谐波以上的发射能量已经很小，可以考虑将此风险点归于低风险不用处理。若认为100次谐波以上的发射能量还是很大，那就必须将此风险点归于高风险，可以通过PCB走内层和加屏蔽或滤波等方式来处理。也可以重新选择新的时钟频率。时钟信号的发射能量是否大，可以简单的通过驱动电流以及高次谐波电流分量结合PCB走线长度来进行工程上的计算远场的辐射量。不过这种只是用于参考，实际还是以测试结果为准。