实时时钟RTC电路设计详解

目录

1.原理图及元器件选型设计

 1.1 OSCI电容设计

1.2 I2C上拉电阻设计

1.3 其它元器件选型指南

2. 时钟频率为什么是3.768kHz

2.1 时钟误差计算

---

1.原理图及元器件选型设计

常见的实时时钟RTC电路有PCF8563，具体原理图如下所示。

 

 1.1 OSCI电容设计

OSCI电容推荐值在15pF~35pF。

 

因为PCB走线所产生的线间电容会对该电容产生影响，所以在PCB走线相差较大的产品，需要对该电容进行调试。调试方法：选定一个电容值比如18pF，同时用示波器测量CLKOUT的波形，若该脚波形不是32.768kHz，便调整电容值，至到输出波形频率是标准的32.768kHz。

该电容和晶振尽量靠近IC放置，降低PCB走线间寄生电容对时钟的影响。

1.2 I2C上拉电阻设计

RTC的I2C通信上拉电阻大小与通信速率成正比和总线负载电容大小成反比。

 

根据上图I2C电气参数，当通信速率最慢且总线无负载电容时，上拉电阻可最大约1us/10pF（线间寄生电容）=100kΩ。当通信速率最快且总线负载电容最大时，上拉电阻最小0.3us/400pF=750Ω。典型值选4.7 kΩ或10 kΩ。

1.3 其它元器件选型指南

短时掉电时钟保存可以采用电池或法拉电容供电方式，对掉电显示要求比较长的产品，选用低功时钟芯片PCF2123。图中二极管采用低压降的1N4148，起反向截止作用，避免法拉电容的电对其它电路供电。R为限流电阻，降低法拉电容的放电电流。C为去耦电容，靠近IC放置。

2. 时钟频率为什么是3.768kHz

时钟频率为什么是32.768kHz，因为2的15次方刚好的32768。反过来讲，如果要把32.768K的时钟频率经过15次分频的话，得到的频率正好是1Hz，正好就是1秒钟时间，这样就可以计时了。

2.1 时钟误差计算

某产32.768KHz晶振±5ppm一年误差多大？

答：

±5PPM频差为：32768.16384Hz~32767.83616Hz

每天时间误差：0.864×0.5×1=0.432秒

一年时间总偏差：2.628分钟

常见32.768KHz晶振调整频差：±10ppm ~±30ppm

32.768KHz晶振±5ppm一年误差多大？±10PPM：频差为：32768.32768Hz~32767.67232Hz，每天时间误差为0.864×1=0.864秒，一年时间总偏差为5.256分钟。

32.768KHz晶振±5ppm一年误差多大？±20PPM：频差为：32768.65536Hz~32767.34464Hz，每天时间误差为0.864×2=1.728秒，一年时间总偏差为10.512分钟。

32.768KHz晶振±5ppm一年误差多大？±30PPM：频差为：32768.98304Hz~32767.01696Hz，每天时间误差为0.864×3=2.592秒，一年时间总偏差为15.768分钟。