linkking27的博客

本专栏自2024年1月起开始更新，至今已更新。

一种骚扰，幅度超过连续骚扰准峰值限值，持续时间不大于200ms，而且后一个骚扰离前一个骚扰至少200ms。持续时间由超过测量接收机中频参考电平的信号确定。一个喀呖声可能包含许多脉冲；在这种情况下，相关时间是从第一个脉冲开始到最后一个脉冲结束的时间。注:在一定条件下，某些类型的骚扰不包括在些定义的（见4.2.3）。不满足此图形的则不属于喀呖声。

同一个问题有不同解决方案时，选择最优解：不改PCB板，不增加成本。这是硬件整改的基本原则。电容是一把双刃剑，可抑制噪声也可将噪声带入产品内部。EMC问题解决要熟练掌握EMC三要素分析法。

对于10mil走线的PCB，频率大于1MHz便存在趋肤效应，因此在走线满足电流大小和散热的基础上，滤波元器件管脚不要额外铺铜，或采用V槽设计。

在产品后期整改，最怕的情况便是硬件要重新改板，特别还是那种大改。大改会带来两个问题，问题一项目交期肯定得延期，问题二大改后若与整改方案有出入，EMC测试还有可能不通过。因此在产品后期整改，选择整改方案尽量选择不用改PCB的方案，以调整元器件参数为首选方案。

PCB接地设计是确保电子系统稳定可靠运行的重要环节。通过合理选择接地方式、加粗接地线、避免地线环路、模拟地与数字地分离以及使用公共接地平面等措施，可以有效提升电路的性能和可靠性。

镜像面在PCB中通常就是电源层或地层，它是高频信号在电源层或地层的镜像返回路径。因此完整地平面或电源平面可以给高频信号提供一个完整的镜像面是关键，这也将对EMI抑制效果起很好的作用。在PCB板设计时，针对高频信号，尽量优先在其镜像面（电源平面或地平面）保证一个完整平面。

不同产品遇到的EMC问题总是千奇百怪，这也就造就了产品的EMC问题很难解决的点。在分析EMC问题时，不要只局限于产品内部电路本身，而是要将整个测试系统全局考虑进来，这样往往能找到更简洁有效的整改方案。做产品最怕的就是硬件变更，从发现问题，到修改PCB，再打板做样，这个时间成本是现在电子行业很难承受得起的。

一个电磁兼容问题，有时会有多种解决方案，在有一个解决方案后，还需要再反复思考一下该方案是否已经是最低成本且不降低产品可靠性的最优方案。现今电子产品市场竞争越来越激烈，也就要求产品设计方案成本在满足相关可靠性和性能的前提下，成本越低越好，加大产品竞争力的同时，也能获得更好的利润空间。

端子电压150k~500kHz频段的干扰以差模干扰为主，当采取了一定的抑制差模干扰的对策测试结果无明显改善后。干扰大概率通过整机接地结构的影响跨过了EMI滤波器，需要排查整机地线的布置情况。需要时刻记住，产品的电磁兼容问题，并不是某个单板或某个元器件的问题，而一个系统级的问题，除PCBA，还有结构对产品EMC影响也是非常大的。

综上所述，电快速瞬变脉冲群试验与产品在实际应用中，环境里的脉冲群干扰相差甚大。因此不要说在实验室测试合格，但去到客户那里还是出问题的这种论调。若产品实际的应用场景存在快速切换的大感性负载，那请根据实际情况将试验等级提高。

经这样一处理，脉冲群测试通过，这是何理？线缆的随意放置，会出现信号或控制线通过空间耦合的方式，拾取到脉冲群干扰信号通过电源线或信号控制线作为天线对外辐射的高频干扰信号，最终导致产品出现意想不到的异常情况。标准里的电压范围是0.25kV（信号和控制端口的最小等级）~4kV（电源端口的最大等级），所以50Ω负载时输出电压范围便是0.125kV~2kV。而只是通过整理线缆便通过脉冲群测试的方案是可靠的，不过有一个要求便是在实际整机生产和线缆布置中一定要能按测试过程中线缆的布置方式布置，否则不可靠。

目录1. 标准关键信息2. 范围及目的3. 试验等级 GB/T 17626.4-2018电磁兼容 试验和测量技术 电快速瞬变脉冲群抗扰度试验 Electromagnetic compatibility-Testing and measurement techniques-Electrical fast transient/burstimmunity test [IEC 61000-4-4:2012.Electromagnetic compatibility (

若无则按产品行业标准比如：GB 4343.2-2009 家用电器、电动工具和类似器具的电磁兼容要求_第2部分：抗扰度，若无则按通用标准：GB/T 17799.2-2023 电磁兼容 通用标准 第2部分：工业环境中的抗扰度标准。根据骚扰源与设备的电路、电缆、线路等电磁分离程度的优劣，以及安装质量，可能需要采用高于或低于上述等级的环境等级。严酷的工业环境中的工业线路与较高严酷等级环境有关的其他线路不分离；较高严酷等级环境有关的其他电路和工业环境中的工业电路分离不完善；计算机房和试验室可作为 这类环境的代表。

总体来说近场探头对EMC整改还是有一定用的，但只适用于EMC初学者，复杂系统和无原理图\PCB相关资料的EMC整改。EMC设计和整改的最好办法还是多学学电磁兼容设计相关知识，提升自我内功，以不变应万变。

电磁兼容三要素：干扰源、耦合路径、敏感源。作为三要素之一，一个产品或系统的电磁干扰耦合电路分析是解决EMC问题的必备技能，因此需要将EMC中的各种耦合机理搞清楚才能在实际应用中灵活应用。。电磁干扰是一个多重耦合叠加的问题，在分析复杂问题前，我们先将复杂问题简单化，将其中相对简单的传导耦合搞明白。

在本案例中总结以下产品整改经验：1）发射类试验中，测试数据波形呈现陡峭的尖峰状噪声，基本为窄带噪声，辐射源为产品内部的时钟信号或数据信号。2）除明显的外部时钟电路，MCU的内部时钟也会通过I/O或电源端口以及相应的走线辐射出去。3）MCU内部时钟导致辐射失败的问题，可通过软件在各I/O中增加滤波功能（需要软件支持，否则很麻烦，除非用近场探头定位到是某个I/O主要的耦合电路），也可以在电源端口增加相应的磁珠组成RC滤波来解决。

因此基于di/dt，dv/dt，源阻抗，环形天线和单端天线（单极子天线和偶极子天线）的理论分析，结合Buck电路的特性，分析出电路中的辐射源和耦合路径而基本可以给出对应的解决方案。

电容在电路中不同作用有不同的称呼去耦电容、旁路电容、储能电容，而这些作用又可以统称为滤波。本文将详细解读一下三者之间的差别，并着重说明一下去耦电容的设计方法。

时钟电路做为产品内部的强辐射源，在设计阶段已经选用展频或者分频方案后，见另外接下来就需要对PCB的耦合路径进行规划设计。

时钟电路是产品内部的强辐射源之一，因此在产品设计初期就需要对整个系统的时钟进行EMC设计。本文详细介绍一种系统时钟电路EMC设计方法。

过电应力（EOS）是指元器件承受的电流或电压应力超过其允许的最大范围。产品的电磁兼容（EMC）失效的一种常见模型为过电应力（EOS），也是电子产品失效的最常见的情况之一。过电应力基本与半导体器件相关，EOS事件包括有：静电放电（ESD）、雷击、系统瞬态、电磁脉冲、充电等。本文将详细讨论一下产品设计中如何关注EOS设计。

静电放电是电磁兼容（EMC）系列里最让人头疼的问题之一。无论是现在还是未来，静电问题肯定是做产品设计需要重点考虑的问题。这里来聊聊关于静电放电的一些发展历程和基本原理。

静电放电抗扰度测试的包含传导干扰和辐射干扰，使得静电放电问题分析变得相对浪涌抗扰度试验更难一些。特别是在一些在在寄生参数的分析上，若没有一定的设计或整改经验，面对棘手的静电问题，还真不知道从何下手。本文介绍一些实战中常用的一些整改分析方法，希望对大家有用。

早期电子产品出现质量问题有80%的问题都是生产过程静电所引起的。随着ESD的管理程序系统的普及，ESD问题相当减小很多。例如当今的S20.20静电控制程序产生于IBM内部审核和控制系统。本文主要针对生产环境中的ESD因素与控制进行讨论分享。

综上所述，压敏电阻是具备防静电放电保护作用的。但需要注意的是，压敏电阻的残压比较高，对低压系统保护效果较差，因此压敏电阻可以做为第一级的保护电路，再增加第二级的TVS或ESD管。从而解决了静电能量过高击穿TVS或ESD的问题。

以2K视频传输的标准频率点2.78 GHz为参考，垂直型、水平型、错开型排布回波损耗分别为-23.2 dB、-15.3 dB、-15.6 dB，垂直型排布相较于另外两种排布，回波损耗降低了248.1%。以4K 视频分辨率进行计算分析，分辨率频率为3 840×2 160×24×60÷3=3.7 GHz，垂直型、水平型、错开型排布回波损耗分别为-17.3 dB、-9.8 dB、-11.9 dB，垂直型排布相较于另外两种排布回波损耗分别降低了238%186%。：最小的反向击穿电压为4V，此时的击穿电流1mA。

ESD现象在我们生活中经常见到，比如冬天在睡觉前，关灯后脱毛衣，可以看到明显的放电现象；或者开门被电，两个人接触被电。这些都是人体带电放电的现象。ESD问题除人体带电，还有更多的是在各种系统中。以下将列举不同场景中出现的ESD问题及相应解决方案。

静电抗扰度的试验测试细节对测试结果影响比较大，本文详细介绍静电抗扰度试验的测试程序和注意事项。

静电放电干扰包括传导干扰和辐射干扰，在测试验证过程中需要明确分析出故障现象是以哪种干扰为主才能给出对应的解决方案。包括场建立中和感应过程中的时间导数造成了注入电流，这导致了放电尖端不同的电流脉冲波形和由场 造成的印制线里不同的感应电压。典型的印制线里感应电压宽度比本部分提及的静电放电初始电流窄得多，而且它们可能会现出振铃性。由于瞬态场依赖于特定静电放电发生器的设计（特别是在频率300MHz以上的场能量分量），我们需要预期在印制线、线上或IC内的感应电流会受到静电放电发生器具体设计的强烈影响。

静电放电过程是一个复杂的过程，静电发生器只能特定的模拟实现中的某些场景，并不能完全等效并覆盖所有的场景。因此静电测试通过并不代表着能产品没有静电问题，在所有的场景中适用。静电放电有静电场的近场干扰和辐射场的远场干扰，0.6~1ns的上升时间，存在丰富的高频分量干扰。

目前通常所知的能产生可重现和快速上升的放电电流的触发装置是继电器。比如电子控制器中一些生产人员或者安装人员可接触的点，这些点在标准中是不需要做静电测试的，但在实际生产和安装过程中，防静电措施并不是全部都做的很到位。在静电放电试验中的空气放电、静电放电的情况是利用充电的电容器通过放电电极头对受试设备的放电即放电头在受试设备表面上形成一个火花间隙来模拟的。为表示人体握有某个钥匙或工具等金属物时的源电阻可选用一个330Ω的电阻，现已证明，这种金属放电情况足以严格地表示现场的各种人员的放电。

操作者的身体可能被直接充电或静电感应，在后者的情况下，除非操作者是充分通地的，否则，即使导电的地毯也不会对其提供任何保护。作为一种可测量的量，一直将实际环境中得到的静电电压电平作为抗扰度要求，但是，现已证明，能量转移与其说是放电之前存在的静电电压的函数，不如说是放电电流的函数。假定在一个典型的充电过程中充电量为常数，那么高充电电压电平更可能出现在小电容量的情况，反之，大电容两端的高充电电压则需有一系列连续发生的过程，而它不太可能发生，这意味着用户环境中所获得的高充电 电压下电荷能量有变成稳定的趋向。

做产品的硬件设计有没有必要了解静电抗扰度试验测试方法的一些要点？答案是非常有必要。以空气放电与接触放电方法为例，两种测试方法的干扰主要方式不同，并且对同一产品的不同地方进行测试，标准里都有明确的要求。而在产品的结构与硬件设计过程中，便可以结合静电测试方法针对性的给出最优方案。这也便是知己知彼，方能百战不贻。本文详细解读了两种测试方法的不同点，供大家参考。除非在通用标准、产品标准或产品类标准中有其他规定，静电放电只施加在正常使用时人员可接触到的受试设备上的点和面。

电磁兼容设计的知识储备之一便是EMC相关标准，标准中的测试系统标准更是基础中的基础，深度理解，对产品的EMC设计有很好的帮助。

瞬态抑制二极管TVS作为电磁兼容设计中最常用的元器件之一，主要应用于防浪涌设计。本文详细说明了TVS的设计应用指南。

气体放电管GDT作为电磁兼容设计中最常用的元器件之一，主要应用于防浪涌设计。本文详细说明了GDT的设计应用指南。

压敏电阻MOV作为电磁兼容设计中最常用的元器件之一，主要应用于防浪涌设计。本文详细说明了MOV的设计应用指南。

为何要讲单、双面板的均匀传输线？因为均匀传输线能保证信号质量，减少EMC问题，而单双面板没有完整的地和电源平面，很难实现均匀传输线的布线，所以更需要知道如何在单、双面板上尽量实现均匀传输布线。要搞清楚均匀传输线之前先要弄明白什么是传输线。

最好的双面板设计方法是将电路板看作两个单面板，可应用于单面板设计的设计规格和技术，对PCB的顶层与底层进行布线。采用单、双面板的产品内常见干扰源有开关电源电路（包括AC-DC电源，DC-DC电源），时钟电路和无线发射电路等。对于单、双面板这种PCB层叠设计，基本没有实体参考平面，并且所有信号和电源，以及电源的返回均通过走线的方式进行布置。这种设计方法可以约束70%以上的磁力线，削弱对外的辐射量。有那么大的空间来布出完整的网格线路，多出来的钱完全可以采用4层板，反而更有完整的地和电源平面。