庸手著文章

iverilog介绍iverilog是一个开源的Verilog综合和仿真工具。这个工具在各大高校，国内外都有广泛的使用，其有一个配套的波形查看工具GTKWave，可以完成相当一部分数字芯片的RTL仿真任务。Icarus Verilog主页由于iverilog是一个非常轻量的工具，相较于Modelsim这些专业的软件，其使用也是非常简单的。个人使用iverilog工具做科研、开发完全不用担心版权问题。iverilog Assistant介绍由于iverilog是一个基于命令行操作的工具，对于习惯GU

VGA自1986年发布距今已有34年了。简介不少朋友实际上还在使用VGA接口的显示器，很多显卡仍然提供VGA输出端子供用户使用。尽管现在使用的VGA标准不是当年的那个，但是其顽强的生命力还是可见一斑。这是Wikipedia上当今的一部分图像标准，需要注意的是VGA及其所有衍生标准都是4:3画幅。同步信号VGA中有两个非常重要的信号：水平同步信号（HS）与垂直同步（VS），有些教程里面叫...

异步串口的接收跟发送不一样，本质上串口的发送属于并行转串行，而接收则属于串行转并行。跟发送一样，接收也需要约定波特率与设置波特率计数器，使得FPGA能够按照约定的波特率接收数据。在FPGA学习[3]里面，已经计算了计数器计数值与波特率之间的关系countbaud=fclkbaudcount_{baud} = \frac{f_{clk}}{baud}countbaud​=baudfclk​​...

疫情未散，在家里开始投入新的一年的学习。去年零零散散研究了一点FPGA，今年打算系统学习一下。串口通信是单片机、FPGA学习逃不过的一课，也是很好的FPGA入门实验。串口数据包格式对于一个无校验位的串口数据包，包含如下几个部分起始位[0]Data[1]Data[2]Data[3]Data[4]Data[5]Data[6]Data[7]停止位[1]当串口数据发...

好久发博客了，一晃一年过去了。最近打算学习FPGA，手头有几块开发板在用，平时练练代码足够了，但是作为一只硬件狗不亲自设计一块属于自己的开发板实在说不过去。正巧博主这段时间在深入学习Cadence Allegro这款软件，顺便练练手，混个脸儿熟~这不是一举两得么！于是博主打算把设计一块开发板作为博客连载，记录开发板在设计之中的遇到的问题和没有考虑过的细节。这是博客的第一篇：关于Altera F...

博主最近开始学习NIOS II，在以往的教程中，往往使用On Chip RAM/ROM存放程序，对于Memory比较稀缺的FPGA来说这个简直是个噩梦，因为很可能放不下一段Hello World代码T^T更别希望能跑一个OS或者GUI、LWIP之类的。不过解决方法倒也挺简单，把代码扔到SDRAM里跑就是了。现在能买到的FPGA开发板通常都会带有一片SDRAM，容量在8Mbit~256Mbit不等...

前言NIOS II项目搭建Hello World on Nios ii点亮LED快速的开发：使用C++的类前言在上一篇文章中博主介绍了如何让nios ii跑在板子自带的SDRAM里，这样大家伙就不用担心小的可怜的FPGA内部的memory（当然用着几万块开发板的土豪除外）。对于要用FPGA做开发的盆友来说，花费少量的资源跑一个简单的软核还是非常方便的，特别是对于一些速度要求不...