处理器

一、通用处理器

目前主流的通用处理器（GPP）多采用SoC(片上系统)的芯片设计方法，集成了各种功能模块。每一种功能都是由硬件描述语言设计程序，然后在SoC内由电路实现。在SoC中，每一个模块不是一个已经设计成熟的ASIC器件，而是利用芯片的一部分资源去实现某种传统的功能，将各种组件采用类似搭积木的方法组合在一起。

ARM内核的设计技术被授权给数百家半导体厂商，做成不同的SoC 芯片。ARM的功耗很低，在当今最活跃的无线局域网、3G、手机终端、手持设备、有线网络通信设备等中应用非常广泛。市面上绝大多数智能手机、平板电脑都使用ARM SoC 作为主控芯片。很多ARM主控芯片的集成度非常高，除了集成多核ARM以外，还可能集成图像处理器、视频编解码器、浮点协处理器、GPS、WiFi、蓝牙、基带、Camera等一系列功能。比如，高通的Snapdragon 810就集成了各种模块。

主流的ARM移动处理芯片供应商包括：高通（Qualcomm）、三星（Samsung）、英伟达（Nvidia）、美满（Marvell）、联发科（MTK）、海思（HiSilicon）、展讯（Spreadtrum）等。德州仪器（TI）、博通（Broadcom）则以淡出手机芯片业务。

中央处理器的体系结构可以分为两类：一类是冯·诺依曼结构，另一类为哈弗结构。Intel公司的中央处理器、ARM的ARM7、MIPS公司的MIPS处理器采用了冯·诺依曼结构，而AVR、ARM9、ARM10、ARM11、以及Cortex A系列等则采用了哈弗结构。

冯·诺依曼结构也称为普林斯顿结构，是一种将程序指令存储器和数据合并在一起的存储结构。程序指令存储地址和数据存储地址指向同一个存储器的不同物理位置，因此程序指令和数据宽度相同。而哈弗结构将程序指令和数据分开存储，指令和数据可以有不同的数据宽度。此外、哈弗结构还采用了独立的程序总线和数据总线，分别作为CPU与每个存储器之间的专用通信路径，具有较高的执行效率。

许多芯片采用的是改进的哈弗架构，它具有独立的地址总线和数据总线，两条总线有程序存储器和数据存储器分时共用。因此，改进的哈弗结构针对程序和数据，其实没有独立的总线，而是使用共用数据总线来完成程序存储模块或数据存储模块与CPU之间的数据传输，公用的地址总线来寻址程序和数据。

 

从指令集的角度来讲，中央处理器也可以分为两类，即RISC（精简指令集计算机）和CISC（复杂指令集计算机）。CSIC强调增强指令的能力。减少目标代码的数量，但是指令复杂，指令周期长；而RISC强调尽量减少指令集、指令单周期执行，但是目标代码会更大。ARM、MIPS。PowerPC等CPU内核都采用了RISC指令集。目前，RISC和CSIC两者的融合非常明显。

存储器

存储器主要可分类为只读存储器（ROM）、闪存（flash）、随机存取存储器，不需要（RAM）、光/磁介质存储器。

ROM还可以再细分为不可编程ROM、可编程ROM（PROM）、可擦除可编程ROM（EPROM）和电可擦除可编程ROM（EEPROM），EEPROM完全可以用软件来擦写，非常的人性化。

NOR（或非）和NAND（与非）是市场上两种主要的flash闪存技术。Intel与1988年首先开发出NOR Flash技术。彻底改变原先有EPROM和EEPROM的垄断地位。紧接着，1989年，东芝公司发表了NAND Flash结构，大大降低了成本。

NOR Flash和CPU的接口属于典型的类SRAM接口，不需要增加额外的控制电路。NOR Flash的特点是可芯片内执行（eXecute In Place,XIP ）,程序可以直接在NOR内运行。而NAND Flash和CPU的接口必须由相应的控制电路进行转换，当然也可以通过地址线或GPIO产生NAND Flash接口信号。NAND Flash以块方式进行访问，不支持芯片内执行。

公共闪存接口（Common Flash Interface，CFI）是一个从NOR Flash器件中读取数据的公开、标准接口。它可以使系统软件查询已安装的Flash器件的各种参数，包括器件阵列结构参数、电气和时间参数以及器件支持的功能等。如果芯片不支持CFI，就需要使用JEDEC（Joint Electron Device Engineering Council，电子电器设备联合会）。JEDEC规范的NOR则无法直接通过命令来读取容量等信息，需要读出制造商ID和设备ID，以确定Flash的大小。

与NOR Flash的类SRAM接口不同，一个NAND Flash的接口主要包括如下信号：

I/O总线：地址、指令和数据通过这组总线传输，一般为8位或16位。

芯片启动（Chip Enable，CE#）：如果没有检测到CE信号，NAND器件就保持待机模式，不对任何控制信息做出响应。

写使能（Write Enable，WE#）：WE#负责将数据、地址或指令写入到NAND之中。

读使能（Read Enable，RE#）：RE#允许数据输出

指令锁存使能（Command Latch Enable,CLE）:当CLE为高电平时，在WE#信号的上升沿，指令将被锁存到NAND指令寄存器中。

地址锁存使能（Address Latch Enable，ALE）：当ALE为高电平时，在WE#信号的上升沿，地址将被锁存到NAND地址寄存器中。

就绪/忙（Ready/Busy，R/B#）：如果NAND器件忙，R/B#信号hi变为低电平。该信号是漏极开路，需要采用上拉电阻。