何为 FPGA?

现场可编程门阵列 (FPGA)

FPGA是由通过可编程互连连接的可配置逻辑块 (CLB) 矩阵构成的可编程半导体器件。相对于专为特定设计定制构建的专用集成电路 (ASIC)而言,FPGA 能通过编程来满足应用和功能要求。 虽然市面上也有一次性可编程 (OTP) FPGA,但绝大多数是基于 SRAM 的类型,可随着设计的演化进行重编程。

FPGA 可支持工程师在设计周期的后期进行修改,甚至能够在生产后给产品升级新的功能。此外,Xilinx FPGA 能够远程完成现场升级,消除了与重新设计或手动更新电子系统有关的成本。

FPGA 单元结构

FPGA 单元结构

点击查看详情

FPGA 的常见特性

FPGA 已经远远超出了先前版本的基本性能,并且整合了如 RAM、时钟管理和 DSP 这些常用功能的硬(ASIC 型)块。FPGA 的基本组件如下:

可配置逻辑块 (CLB)

CLB 是 FPGA 的基本逻辑单元。实际数量和特性会依器件的不同而改变,但是每个 CLB 都包含一个由 4 或 6 个输入、一些选择电路(多路复用器等)和触发器组成的可配置开关矩阵。开关矩阵具有高度的灵活性,经配置可以处理组合型逻辑、移位寄存器或 RAM。 有关更多架构细节,敬请参阅相应器件的数据手册。

互连

CLB 提供了逻辑性能,灵活的互连布线则负责在 CLB 和 I/O 之间传递信号。布线有几种类型,从设计用于专门实现 CLB 互连、到器件内的高速水平和垂直长线、再到时钟与其它全局信号的全局低歪斜布线。除非另行说明,否则设计软件会将互连布线任务隐藏起来,用户根本看不到,从而大幅降低了设计复杂性。

SelectIO (IOB)

目前的 FPGA 可支持许多种 I/O 标准,因而为您的系统提供了理想的接口桥接。FPGA 内的 I/O 按 bank 分组 (见下图) ,每个 bank 能独立支持不同的 I/O 标准。目前最先进的 FPGA 提供了十多个 I/O bank,能够提供灵活的 I/O 支持。

存储器

大多数 FPGA 中都提供嵌入式块 RAM 存储器,这样可以在您的设计中实现片上存储。这些能为您的设计实现片上存储。Xilinx FPGA 提供高达 10 Mbits 的片上存储 (每个区块大小为 36 Kbits),能够支持真正的双端口运行。

完整的时钟管理

业界大多数 FPGA 都提供数字时钟管理(所有 Xilinx FPGA 都具有此特性)Xilinx 推出的最高级 FPGA 提供了数字时钟管理和锁相环锁定功能,不仅提供了精确时钟综合功能,而且能够降低抖动和实现过滤。


>> 了解更多有关 FPGA 性能与设计的信息

Xilinx FPGA 系列

Xilinx 提供最广泛的现场可编程门阵列 (FPGA)芯片器件 ,为任意 FPGA 设计提供高级功能、低功耗、高性能及高价值。Xilinx 领先 FPGA 系列简介:

特性 Artix™-7 Kintex™-7 Virtex®-7 Spartan®-6 Virtex-6
逻辑单元 215,000 480,000 2,000,000 150,000 760,000
BlockRAM 13Mb 34Mb 68Mb 4.8Mb 38Mb
DSP Slice 740 1,920 3,600 180 2,016
DSP 性能(对称 FIR) 930GMACS 2,845GMACS 5,335GMACS 140GMACS 2,419GMACS
收发器数量 16 32 96 5 72
收发器速度 6.6Gb/s 12.5Gb/s 28.05Gb/s 3.2Gb/s 11.18Gb/s
总收发器带宽(全双工) 211 Gb/s 800 Gb/s 2,784 Gb/s 50Gb/s 536Gb/s
存储器接口 (DDR3) 1,066 Mb/s 1,866 Mb/s 1,866 Mb/s 800 Mb/s 1,066 Mb/s
PCI Express 接口 x4 Gen2 Gen 2x8 Gen 3x8 Gen 1x1 Gen 2x8
模拟混合信号 (AMS)/XADC Yes Yes -
配置 AES Yes Yes
I/O 引脚 500 500 1,200 576 1,200
I/O 电压 1.2V、1.35V、1.5V、1.8V、2.5V、3.3V 1.2V、1.35V、1.5V、1.8V、2.5V、3.3V 1.2V、1.35V、1.5V、1.8V、2.5V、3.3V 1.2V、1.5V、1.8V、2.5V、3.3V 1.2V、1.5V、1.8V、2.5V
EasyPath 成本削减解决方案 - Yes Yes -
FPGA 应用

由于其自身的可编程特性, FPGA 成为了众多不同的市场的理想选择。Xilinx 作为业界领先公司提供了包含 FPGA 器件、高级软件和可配置即用型 IP 核等在内的全套解决方案,可满足以下市场和应用的需求::

市场 技术
工业 音频
汽车 医疗 安全系统
广播 无线通信 视频和成像
消费类电子 有线通信  
高性能计算    
FPGA 解决方案和服务

设计环境和支持资源是 FPGA 设计环境的关键组成部分,因为他们能够快速而又准确的完成您的设计。Xilinx 提供了业界最全面的解决方案,包括:

资源 说明
开发板与套件 Xilinx 开发套件提供开箱即用的设计方案,帮助评估和架构您的设计。Xilinx 目标设计平台 包括全面集成且经成功测试的软硬件、IP 以及应用框架,此外还包括适用的设计环境。
技术文档 齐全的应用笔记、数据表和参考设计为您提供开始设计所需的技术支持。
IP Xilinx 及其合作伙伴提供了上百个免费的与付费的、通过了验证且保证满足时序参数的知识产权(IP)核,这样就缩短了您的设计周期,并允许您将精力集中到设计的增值组件上,而非标准兼容性上。
软件与设计工具 一整套软件工具,提供了无缝、全面的、从设计输入到配置(对 FPGA 进行编程)的设计流程。还为您的先进设计提供可选的附属软件工具,以便实现定制平面布局之类的特性以及使用 ChipScope™ Pro 软件进行的独特的片内验证。
培训 Xilinx 实践培训计划旨在为您提供立即着手设计所需的基础知识。这些计划不仅面向不熟悉 FPGA 技术的工程师,还针对那些开发复杂连接功能、数字信号处理或嵌入式解决方案的有经验的工程师。
钛金级专用工程技术服务 为您的团队提供经验丰富的 Xilinx FPGA 专家,满足紧迫的时间表和取得预期结果。Xilinx 资深工程师以其丰富的设计经验帮助您解决复杂问题,加快产品入市时间,降低生产成本。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值