IRIG-B码Verilog实现思想

最新推荐文章于 2023-06-27 15:12:25 发布
最新推荐文章于 2023-06-27 15:12:25 发布
阅读量2.8k 收藏 18
点赞数 1
文章标签： IRIG-B Verilog实现
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/long258258/article/details/87996227
版权

该图是B码完整图
在这里插入图片描述
由图可知B码是由100个单独码组成，我们可以将这100个码元分开传输；
1.8ms表示1个P ，5ms表示1 ，2ms表示0
2.可将一个码元表示为10ms，将码元按顺序发出；
3.发1000个码元也就是1s
4.将年、天、时、分、秒分别组成一个整码，移位发送；

long258258
关注
  • 1
    点赞
  • 踩
  • 18
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
FPGA实现IRIG-B（DC）码编码和解码的设计
04-16
为达到IRIG-B码与时间信号输入、输出的精确同步，采用现代化靶场的IRIG-B码编码和解码的原理，从工程的角度出发，提出了使用现场可编程门阵列（FPGA）来实现IRIG-B码编码和解码的设计方案和体系结构，设计中会涉及到几个不同的时钟频率，FPGA对时钟的同步性具有灵活性、效率高、且功耗低，抗干扰性好的特点。结果表明，FPGA能够确保为从设备提供同源的时钟基准，使时钟与信号的延迟控制在200 ns以内，从而得到了IRIG-B码与时间精确同步的效果。
B码编码的verilog代码
04-03
B码编码的代码，直接可以给激励在modelsin进行仿真看结果！
B码解码的verilog代
04-03
B码解码的verilog代码，1M时钟
FPGA学习verilog实现b码解码
最新发布
qq_51152795的博客
06-27 2367
cnt_1s为68时，年的数据识别完成。这个tb文件本质上是一个编码器。
8B10B编解码的Verilog实现
独木舟216的博客
07-04 6638
0. 8B/10B编码原理 8B/10B编码是由IBM公司在1983年所提出的一种编码方式。该编码根据对应的映射码表和极性取值规则把8bit码字编码成10bit来传输。使编码后的二进制序列中，0、1的个数基本均衡。创造这种编码的目的在于解决在高速串行数据传输时，若出现有多个连0或连1，接收端就会出现时钟漂移或同步丢失的问题。而且8B/10B编码可以根据其特定的编码规则，在接收端检测出传输过程中出错的信息。 图1 编码规则 在编码过程中，8bit原始码字被分成两部分：低位5bit记为EDCBA（..
对时系统中B码对时实现
07-02
这是一个IRIG_B对时的实现方法，包含信号采集，码元解析等
IRIG-B编解码合并.zip
03-21
IRIG-B编解码技术是时间同步领域中...综上所述，这个压缩包提供的IRIG-B编解码程序利用STM32C8T6微控制器实现了对两种不同类型数据的IRIG-B码处理，对于需要时间同步的嵌入式系统开发者来说，是一个非常有价值的工具。
基于单片机的多路解调IRIG-B码应用设计
10-21
本文主要探讨了基于51单片机实现多路IRIG-B码的解调应用设计，特别是在时间同步和授时系统中的应用。IRIG-B码是一种广泛应用于靶场测量和时间同步的编码格式，分为直流码IRIG-B(DC)码和交流码IRIG-B(AC)码。在本文中...
irig_code.zip_AC码_b码_b码解码_irig-b_irig解码
07-14
IRIG-B AC 码和DC码解码 同时提供设计方案
IRIG-B码对时方式在继电保护装置中的应用
04-17
本文还详细介绍了IRIG-B码的概念和原理以及用CPLD实现IRIG-B码解码器的设计思想和实现方法。IRIG-B码对时方式简化了回路设计，并且能够可靠地提供精确的时间信息，必将在电力系统中得到广泛的应用。
基于FPGA的IRIG-B编解码
07-18
基于FPGA 的IRIG2B 时间系统,该系统采用FPGA 作为控制器, GPS 引擎M12 T 作为标准时钟源,利用M12T 输出的100 pps 信号触发IRIG2B 编码模块,完成DC 码编码。在DC 码的基础上,通过正弦查找表实现了IRIG2B交流码的数字调制,同时设计调制输出电路。采用V HDL 语言进行全数字设计,所有功能都由硬逻辑实现,保证了B 码信号边沿的准确;带预进位功能的计时链,保证了B 码绝对时间精准
基于FPGA实现的1553B编解码Verilog源代码
11-08
基于FPGA实现的1553B编解码Verilog源代码，编解码程序通过测试文件可用。
基于FPGA的IRIG-B码源电路设计
04-16
提出了一种IRIG-B（DC）码产生电路的设计方法。采用Altera公司低功耗Cyclone FPGA系列中的EP1C6T144、8段数码管、晶体振荡器和MAX3232E等器件构成硬件电路、使用VHDL语言设计IRIG-B直流时间码的软件。为了设置和观察，使用8段数码管、拨码开关和按键来显示、修改和设置天、时、分、秒等时间信息。仿真和试验结果表明，该设计可以产生标准的IRIG-B（DC）码时间脉冲序列。
基于FPGA的IRIG-B的编码及解码
04-30
B码的格式介绍，基于FPGA的编码及解码方法
IRIG-B解码.zip
03-21
基于STM32C8T6的IRIG-B解码程序 NCHU原创 转载发表须告知。。。标准的IRIG-B协议
FPGA实现IRIG-B(DC)码编码和解码的设计
热门推荐
小跑
10-29 1万+
  [导读]为达到IRIG-B码与时间信号输入、输出的精确同步，采用现代化靶场的IRIG-B码编码和解码的原理，从工程的角度出发，提出了使用现场可编程门阵列(FPGA)来实现IRIG-B码编码和解码的设计方案和体系结构，设计中会涉及到几个不同的时钟频率，FPGA对时钟的同步性具有灵活性、效率高、且功耗低。抗干扰性好的特点。结果表明，FPGA能够确保为从设备提供同源的时钟基准，使时钟与信号的延迟控...
FPGA解析B码----连载3
weixin_45426095的博客
08-03 1142
FPGA的B码解析
FPGA解析B码----连载8（完结篇）
weixin_45426095的博客
08-18 2471
FPGA解析B码的最后篇：UTC时间解析
FPGA解析B码----连载6（完结篇）
weixin_45426095的博客
08-17 1315
FPGA解析B码最终篇
IRIG-B+Verilog实现
05-14
在Verilog中实现IRIG-B，需要以下步骤： 1. 确定时钟频率和IRIG-B的帧格式。IRIG-B帧包括时间码和控制码，时间码包括秒、分钟、小时、日、年等时间信息，控制码包括帧同步、信息位同步、数据质量、夏令时等信息。 ...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值