第二章 嵌入式系统硬件基础知识

2.1 数字电路基础

2.1.1 信号特性与信号转换

（1）信号特性

用 “ 逻辑真 ” “ 1 ” 或 “ 确定 ”来表示高电平

用 “ 逻辑假 ” “ 0 ” 或 “ 不确定 ”来表示低电平

1和0称为互补信号

（2）信号转换

1、数字集成电路的分类

        按照开关元件的不同，数字集成电路分为两大类：一类是双极型集成电路，采用晶体管作为开关元件。另一类采用绝缘栅场效应管作为开关元件。

2.1.2 组合逻辑电路和时序逻辑电路

        根据电路是否具有存储功能，将逻辑电路划分为两种类型：组合逻辑电路和时序逻辑电路。组合逻辑电路不含存储功能，输出值仅取决于当前的输入值；时序逻辑电路含存储功能，它的输出值不仅取决于当前的输入状态，还取决于存储单元的值。

（1）组合逻辑电路

        组合逻辑电路，是指该电路在任一时刻的输出，仅取决于该时刻的输入信号，与输入信号作用前电路的状态无关。一般由门电路组成，不含记忆元器件，输入与输出之间无反馈。常用的组合逻辑电路有译码器和多路选择器等。

（2）时序逻辑电路

        时序逻辑电路，是指电路任一时刻的输出不仅与该时刻的输入有关，而且还与该时刻电路的状态有关。因此，时序逻辑电路必须包含记忆元器件。触发器是构成时序逻辑电路的基础。常用的时序逻辑电路有寄存器和计数器等。

2.1.3 可编程逻辑器件

（1）CPLD和FPGA的特点

都是可编程逻辑器件，用于实现数字电路和逻辑功能

CPLD的特点：

        【1】结构较为固定

        【2】时序可靠性

        【3】低功耗

        【4】较小规模的设计

FPGA的特点：

        【1】灵活性高

        【2】动态重配置

        【3】大规模设计

        【4】相对较高的功耗

（2）FPGA的构成

        FPGA由许多可编程逻辑单元和可编程互连资源组成，以及一些辅助元件，以下是FPGA的主要构成部分

        【1】可编程逻辑单元

        【2】可编程互连资源

        【3】输入/输出引脚

        【4】时钟管理资源

        【5】存储资源

        【6】DSP块

        【7】配置存储器

        【8】配置接口

2.2 嵌入式微处理器基础

2.2.1 嵌入式微处理器的结构和类型

（1）常用8位处理器的体系结构特点

        使用8位数据总线的微处理器，大部分的8位微处理器有16位地址总线，能够访问64KB的地址空间，而8位的数据总线则可以通过多重内存存取的方式来处理更多的数据。

（2）常用16位处理器的体系结构特点

        16位微处理器是指内部总线宽度为16位的微处理器。实际处理能力更强、主频更高，集成度、RAM和ROM都有较大的提高，数据宽度增加了一倍，而且有更多的中断源，同时配置了多路的A/D转换通道和高速处理单元，适用于更复杂的控制系统。

（3）常用32位处理器的体系结构特点

        32位处理器采用32位的地址和数据总线，地址空间达到了4GB。主流的32位微处理器系列主要有ARM系列、MIPS系列、PowerPC系列等。

        ARM作为一种RISC体系结构的微处理器，具有RISC体系结构的典型特征，同时具有以下特点：

        【1】自动递增和自动寻址模式，以优化程序循环

        【2】所有指令都可以条件执行，以执行吞吐量

        【3】同时执行Load和Store多条指令，以增加数据吞吐量

（4）常用DSP处理器的体系结构特点

        DSP，数字信号处理技术。DSP芯片是一种具有特殊结构的微处理器，该芯片的内部采用程序和数据分开的哈佛结构，具有专门的硬件乘法器，广泛采用流水线操作。有以下特点：

        【1】在一个指令周期内可以完成一次乘法和加法

        【2】程序和数据空间分开，可以同时访问指令和数据

        【3】片内具有快速RAM，可通过独立的数据总线在两块中同时访问

        【4】快速的中断处理和硬件I/O支持

        【5】可以并行执行多个操作

        【6】支持流水线操作，使取指、译码和执行等操作可以重叠执行

（5）多核处理器的体系结构特点

        多核处理器是指在一枚处理器中集成两个或多个完整的内核，处理器能支持系统总线上的多个处理器。按计算内核的对等与否，多核处理器可分为同构多核和异构多核。计算内核相同，地位对等的称为同构多核，反之称为异构多核，异构多核多采用 “ 主从理核+协处理核 ” 的设计思路

1）同构多核处理器

        Intel酷睿架构处理器。酷睿（Core）是Intel公司的CPU品牌。i7/i5/i3是酷睿品牌下的三个子品牌，分别代表高、中、低端。i7是至少8个线程（4核8线程或6核12线程），支持Turbo Boost动态频率技术；i5是4线程（双核4线程或4核4线程），支持Turbo Boost；i3全部是双核4线程，不支持Turbo Boost。

2）异构多核处理器

        AMD核显。APU是加速处理器的英文缩写，是AMD推出的整合了x86/x64CPU核心和CPU处理核心的新型 ” 融聚 “ 处理器。AMD APU设计综合了CPU和GPU的优势，通过一个高性能总线，在单个硅片上把一个可编程x86CPU和一个GPU的矢量处理架构连为一体，双方都能直接读取高速内存。

注：GPU：显卡

2.2.2 嵌入式微处理器的异常与中断

（1）异常

        异常是一种形式的异常控制流，它的一部分是由硬件实现的，一部分是由操作系统实现的。

        异常就是控制流中的突变，用来响应处理器状态中的某些变化。异常可分为四类：中断、陷阱、故障、中止

        （1）陷阱。陷阱是有意的异常，是执行一条指令的结果。陷阱最重要的用途是在用户程序和内核之间提供一个像过程一样的接口，叫做系统调用。

        （2）故障。故障由错误情况引起，可能被故障处理程序修正，当一个故障发生时，处理器将控制转移给故障处理程序。

        （3）中止。中止是不可恢复的致命错误造成的结果。典型的是一些硬件错误，例如DRAM或者SRAM位被损坏时发生的奇偶错误。

（2）中断

        中断是异步发生的，是来自处理器外部的I/O设备的信号结果。硬件中断不是由任何一条专门的指令造成的。硬件中断的异常处理程序常常被称为中断处理程序。

        1）硬中断与软中断

        硬中断是由硬件产生的，例如磁盘、网卡、键盘、时钟等。每个设备或设备集都有它自己的IRQ（中断请求）。基于IRQ，CPU可以将响应的中断请求分发到对应的硬件驱动上。

        软中断是一组静态定义的下半部分接口，可以在所有的处理器上执行，即使两个类型相同也可以。但是一个软中断不会抢占另一个软中断，唯一可以抢占软中断的是硬中断。

        2）可屏蔽中断与不可屏蔽中断

        可屏蔽中断和不可屏蔽中断都属于外部中断，是由外部中断引起的。不可屏蔽中断一旦提出请求，CPU必须无条件响应，而对可屏蔽中断源的请求，CPU可以响应，也可以不响应。

        CPU一般设置两根中断请求输入线：可屏蔽中断请求INTR和不可屏蔽中断请求NMI。对于可屏蔽中断，除了受本身的屏蔽位控制外，还都要受一个总的控制，即CPU标志寄存器中的中断允许标志位IF的控制，IF位为1，可以得到CPU的响应，否则，得不到响应。

        3）中断优先级

        当多个中断源同时请求中断时，而CPU一次只能响应其中的一个中断，同时为了能响应所有中断，就引入中断优先级来处理。中断优先级有两种：查询优先级和执行优先级。

        查询优先级是不可更改和设置的。在该方式下当多个中断源同时产生中断信号时，中断仲裁器会选择中断源优先处理的顺序，此过程与是否发生中断服务程序的嵌套没有关系。当数个中断同时请求时，会优先查询到高查询优先级的中断标志位，并不代表高查询优先级的中断可以打断正在执行的低查询优先级的中断服务。

        4）中断嵌套

        当处理器正在处理一个中断时，有比该中断优先级高的中断源发出中断请求时，如果处理器正在执行中断处理程序，那么处理器会对高优先级的中断进行立即处理，处理完之后再返回到低级优先级的中断服务程序继续执行。这样就形成了中断服务程序中套用中断服务程序的情况，即中断嵌套。可嵌套中断的处理流程和中断服务框图

2.3 嵌入式系统的存储体系

2.3.1 存储系统的层次结构

        冯.诺依曼计算机结构中，一个非常重要的部件就是存储器。在理想情况下，存储器应该具备执行快、容量足和价格便宜等特点，但是目前无法同时满足这3个目标，典型的分层级存储器结构如图

        存储器系统的顶层是CPU的寄存器，其速度和CPU速度相当。第二层是高速缓冲存储器Cache，和CPU速度接近。第三层是主存储器，也被称为内部存储器或者RAM。第四层是磁盘。存储体系最后一层是光盘、磁带等。在存储器层次结构中，越靠近上层，速度越快、容量越小，单位存储容量价格越高。

        将上述两种或两种以上的存储器经过硬件、软件等组合在一起并对其进行管理，则构成存储器系统。Cache和主存可构成Cache存储系统；主存和磁盘构成虚拟存储系统。

2.3.2 内存管理单元

（1）MMU的功能和作用

        MMU，存储管理单元，提供了一种内存保护的硬件机制。操作系统通常用MMU来实现系统内核与应用程序的隔离，以及应用程序与应用程序之间的隔离。这样可以防止应用程序去破坏操作系统和其他应用程序的代码和数据，防止应用程序对硬件的直接访问。

        内存保护包含两个方面的内容：一是防止地址越界，每个应用程序都有自己独立的地址空间，当一个应用程序要访问某个内存单元时，由硬件检查该地址是否在限定的地址空间内，如果不是要进行地址越界处理；二是防止操作越权，对允许多个应用程序共享的存储区域，每个应用程序都有自己的访问权限，如果违反了权限，就要进行越权处理。

2.3.3 RAM和ROM的种类与选型

        按照存储器在计算机中的用途分类，嵌入式系统的存储器包括内部存储器和外部存储器。将存储器按照存放信息的易失性，可分为易失性存储设备和非易失性存储设备。

（1）常见RAM类型

        易失性存储设备的代表是随机存取存储器（RAM）。在计算机存储体系结构中，RAM是与CPU直接交换数据的内部存储器，也叫主存或内存，内部结构图：

        RAM电路由地址译码器、存储矩阵和读写控制电路三部分组成。

        RAM的特点之一就是随机读写，其含义指的是当RAM存储器中的数据被读取或写入时，所需要的时间与这段信息所在的位置或所写入位置是无关的。

        RAM的读写速度很快，几乎是所有访问设备中写入和读取速度最快的。

        RAM存储器在断电时将丢失其存储内容，所以称为易失性存储设备，其主要存储短时间使用的程序。易失性和RAM的结构有关：RAM依赖电容器存储数据。电容器充满电后代表1，未充电代表0.由于电容器有漏电情况，不作处理，数据会慢慢流失。刷新是指定期读取电容器的状态，然后按照原来的状态重新为电容器充电，弥补流失电荷，需要刷新就解释了RAM的易失性

        按照RAM存储单元的工作原理，RAM又分为静态随机存储器（SRAM）和动态随机存储器（DRAM）

        1)SRAM

        静态存储单元是在静态触发器的基础上附加门控管而构成的。因此，它是靠触发器的自保功能存储数据的。SRAM将每一个位存储在双稳态存储器单元，每个单元用一个六晶体管电路实现。

        数据一旦写入，其信息就稳定的保存在电路中等待读出。无论读多少次，只要不断电，此信息就会一直保持下去。SRAM初始加电时，其状态是随机的。写入新的状态，旧的状态就消失了，新的状态会一直维持到写入新的状态为止。

        与DRAM相比，SRAM功耗比较大，集成度不能做的很高。

        高速缓存Cache一般采用SRAM。高速缓存存储器是存在于主存与CPU之间的一级存储器，由静态存储芯片SRAM组成，容量比较小但速度比主存高很多，接近于CPU的速度。

        2）DRAM

        DRAM将每个位存储为对一个电容的充电，每个单元由一个电容和一个访问晶体管组成。当DRAM存储器单元中的电容非常小，它被干扰后很难恢复，也有很多原因会造成电容漏电，因此为了避免存储信息的丢失，必须定时给电容补充电荷，通常把这种操作称为刷新或再生，因此DRAM内部要刷新控制电路，其操作也比静态RAM复杂。

        DRAM存储单元的结构非常简单，所用元器件少功耗低，集成度高，已成为大容量RAM的主流产品。

        常说的内存条就是由DRAM构成，目前仍在使用的主要是SDRAM和DDR SDRAM

        3）DDR SDRAM

        双倍速率同步动态随机存储器。通常称为DDR。DDR内存实在SDRAM内存基础上发展的。

        内存主频和CPU主频一样，代表该内存所能达到的最高工作频率。内存主频是以MHz为单位来计量的，内存主频越高在一定程度上代表着内存所能达到的速度越快。

（2）常见ROM类型

        只读存储器（ROM）。ROM的重要特性是其存储信息的非易失性，存放在ROM中的信息不会因为掉电而丢死，再次上电时，存储信息依然存在。结构简单，读出方便，因而常用于存储各种固定的程序和数据

        1）PROM

        可编程只读存储器（PROM）。PROM在出厂时，存储的内容全为1，用户可以根据需要将其中的某些单元写入数据0，以实现对其编程的目的。双极性熔丝结构，如果想改写某些单元，则可以给这些单元通以足够大的电流，并维持一段时间，原先的熔丝即可熔断，这样就达到了改写某些位的效果。

        2）EPROM

        可抹除可编程只读存储器（EPROM）是目前使用最广泛的ROM。其利用高电压电流将资料编程写入，抹除时将线路曝光于紫外线下，则资料可被清空，之后又可以用电的方法对其重新编程，重复使用。

        3）EEPROM

        电子式可抹除可编程只读存储器（EEPROM），原理类似EPROM，但是抹除的方式是使用高电场来完成。

        EEPROM集成度不高，价格较贵。

2.3.4 高速缓存

        Cache是一种比RAM更快的存储器，在存储位置上位于处理器和外部内存之间，一般称为高速缓存存储器。

（1）Cache的分类

        根据程序访问的局部性原理可知，CPU在某一特定的时间段内会对Cache保持很高的命中率。因此，在该时间段内，CPU就可以直接从Cache中获取指令和数据，从而提高系统的性能。根据Cache的工作机制，可以把Cache分为多种类型，典型的包括回写式Cache和写通式Cache。

        1）回写式Cache

        当CPU执行写数据操作时，回写式Cache只把该数据写入其数据地址对应的Cache中，不直接写入内存。仅当该Cache块需要替换时，才把Cache回写入内存中。在回写式Cache中，每个Cache块都有对应的修改位，只要将该Cache块中的任何单元被修改，该位即被置1，否则为0。

        回写式Cache，不能实时保证内存和Cache中数据副本之间内容的一致性，但是其特点在于回写式Cache和内存的通信较少，尤其当Cache在特定的时间段内有很高的命中率时，其效率较高，同时回写式Cache的硬件实现也较为简单。

        2）写通式Cache

        在写通模式工作时，当CPU执行写操作时，写通式Cache必须同时把该数据写入其数据地址对应的Cache块和内存中。写通式Cache的每个Cache块中不需要有对应的修改位。当该Cache块需要被替换时，也不必把该Cache块写入内存，新的内存块可以直接覆盖该Cache块。写通式Cache能始终保持Cache中的数据和内存中的数据的一致性。

        写通式Cache的稳定性很高，因为它始终实时地保证内存中有Cache中的数据的最新副本，但是同时也增加了Cache和内存的通信量，而且并且写通式Cache的硬件实现也复杂很多。

（2）Cache的组成结构

        1）缓存存储介质：缓存通常使用高速存储介质，如SRAM或者DRAM作为存储介质，这些比ARMM更快，但是更昂贵

        2）缓存行：缓存存储被划分为一系列的缓存行，每个缓存行可以存储一定量的数据。

        3）缓存块/块大小：缓存行中包含的数据量被称为缓存块

        4）缓存关联性：缓存的关联性指的是缓存中的某一块可以映射到主存储器中的哪些位置。

        5）替换策略：当缓存已满而需要加载新的数据时，替换策略定义了选择哪一块数据进行替换的规则

        6）写策略：缓存的写策略定义了在缓存中的数据被更新时，是否同时更新主存储器，常见的写策略包括写回和写通

（3）Cache的工作原理

【1】Cache收到CPU访问内存的地址

【2】Cache将CPU访问内存的地址分解为块号和块内偏移

【3】利用【2】中分解的块号查找Cache内部的Cache块

【4】如果利用【2】中的块号找到一个Cache块，即表示命中，然后用【2】中分解的块内偏移去索引该块中的数据；如果当前是读内存，即可立即将Cache中缓存的数据返回给CPU；如果是写操作，根据Cache的类型不同，动作也会不同。

【5】如果【3】中没有找到对应的Cache块，即表示未命中

【6】如果Cache未命中，Cache首先查找Cache内部有没有空闲块

【7】如果【6】中Cache找到一个空闲块，就在该块中装入CPU访问内存地址对应的内存块，同时，如果是读内存操作就把这个地址对应的数据返货给CPU。如果是写内存操作，根据Cache的类型不同，动作也会不同。

【8】如果在【6】中没有找到一个空闲块，需要使用Cache管理中的块替换策略，找出Cache中可替换出去的块。如果CPU是读内存操作，那么根据替换块的块号和状态，Cache会决定是否把这个块回写到内存中，最后在该替换出去的块中装入CPU访问内存地址对应的内存块，同时把这个地址对应的数据返回给CPU。如果CPU是写内存操作，根据Cache的类型不同，Cache的动作也会不同。

2.3.5 其他存储设备

        快闪存储器（Flash Memory）的存储单元结构同EPROM相似，并且集成度高、功耗小、体积小，又能在线快速擦除。

（1）闪存类存储介质

        Flash Memory，快闪存储器，简称闪存。Flash闪存是EEPROM的变种。不同的EEPROM能在字节水平上进行删除和重写而不是整个芯片擦写，而闪存的大部分芯片需要块擦除。Flash擦除写入速度比较快，为强调其写入速度快才称为闪存。

        Flash分两类：NOR Flash 和 NAND Flash

        1）NOR Flash

        任何Falsh器件的写入只能在空或者已擦除的单元内进行，所以大多数情况下，在进行写入操作之前必须先执行擦除。NAND器件执行擦除操作十分简单，而NOR则要求在进行擦除前先要将目标块内所有的位都写0

        NOR Flash带有SRAM接口，有足够的地址引脚来寻址，可以很容易获取其内部的每一个字节，因此可直接连接系统总线，构成内存储器。

        2）NAND Flash

        NAND器件使用复杂的I/O口来串行地存取数据，采用串行接口，不能直接构成内存，只能用来构成外存储器。NAND读和写操作一般采用512字节的块。基于NAND的存储器就可以取代硬盘或其他块设备。

        NOR Flash 和 NAND Flash两者对比如下：

        【1】NOR的读速度比NAND稍快一些

        【2】NAND的写入速度比NOR快很多

        【3】NAND的擦除速度远比NOR的快

        【4】大多数写入操作需要先进行擦除操作

        【5】NOR Flash上面可直接运行程序，NAND Flash上仅可以存储信息

（2）磁盘、光盘等存储介质

        1）磁盘

        在磁表面存储器中，磁盘的存取速度最快，且具有较大的存储量，是目前广泛使用的外存储器。磁盘存储器由盘片、驱动器、控制器和接口组成。

        为了提高单台驱动器的存储容量，在硬盘驱动器内使用了多个盘片，它们被叠装在主轴上，构成一个盘组；每个盘片的两面都可用作记录面，所以一个硬盘的存储容量又称为盘组容量。

        硬盘的接口方式可以说是硬盘的另一个重要的指标，接口方式直接决定了硬盘的性能。现在常见的接口有IDE和SCSI两种，此外还有一些移动硬盘采用了PCMCIA或USB接口。

        2）光盘

        相对于利用磁头变化和磁化电流进行读写的磁盘而言，用光学方式读写信息的圆盘称为光盘，以光盘为存储介质的存储器称为光盘存储器，采用聚焦激光束在盘式介质上非接触地记录高密度信息。

        光盘存储器地类型：

        【1】CD-ROM：只读型光盘，又称为固定光盘，使用时用户只能读出，不能修改和写入

        【2】CD-R：可由用户写入信息，但是只能写入一次，信息写入后不能再修改，称为一次性光盘

        【3】CD-RW：这种光盘是可以写入、擦除、重写地可逆性记录系统，类似磁盘，可以重复读写

        【4】DVD-ROM：高容量CD，任何DVD-ROM光驱都是CD-ROM光驱，即这类光驱既能读取CD光盘，也能读取DVD光盘。

2.4 嵌入式系统I/O

        嵌入式系统是面向应用的，不同的应用所需要的接口和外设不同。接口是CPU和I/O设备之间交换信息的媒介和桥梁。CPU与外部设备、存储器的连接和数据交换都需要通过设备接口实现。

2.4.1 GPIO、PWM接口基本原理与结构

        通用输入/输出接口GPIO（通用I/O）是I/O的最基本形式。它是一组输入引脚或输出引脚，CPU对它们能够进行存取。有些GPIO引脚能加以编程而改变工作方向。GPIO的另一传统术语称为并行I/O。

        如图所示为双向GPIO端口的简化功能逻辑图。两个寄存器：数据寄存器PORT和数据方向寄存器DDR

        数据方向寄存器设置端口的方向。若该寄存器的输出为1，则端口为输出；若该寄存器的输出为零，则端口为输入。DDR状态能够用写入该DDR的方法加以改变。

        若将PORT引脚置为输出，则PORT寄存器控制着该引脚状态。若将PORT引脚设置为输出，则此输入引脚的状态由引脚上的逻辑电路层来实现对它的控制。

2.4.2 A/D、D/A接口基本原理与结构

1、模数转换接口

        所谓模数转换器（A/D转换器）就是把电模拟量转换成为数字量的电路。一个实时控制系统要实现微机监控实时现场工作过程中发生的·各种参数的变化，首先由传感器把实时现场的各种物理参数（温度、流量、压力等）测量出，并转化为相应的电信号，经过放大、滤波处理，再通过多路开关的切换和采样/保持电路的保持，送到A/D转换器，由A/D转换器将电模拟信号转换成数字量信号，之后被微机采集，微机按一定算法计算输出控制量，并将其输出。输出数据经D/A转换器将数字量转换成电模拟量去控制执行机构。

        实现A/D转换的方法有很多，常用的有计数法、双积分法、逐次逼近法

        1）计数法

        首先开始转换信号有效（由高变低），使计数器复位，当开始转换信号恢复高电平时，计数器准备计数。因为计数器已被复位，所以计数器输出数字为0。这个0输出送至D/A转换器，使之也输出0V模拟信号。此时，在比较器输入端上待转换的模拟输入电压Vi大于（V0）0V，比较器输出高电平，使计数器控制信号C为1。这样，计数器开始计数。从此D/A转换器输入端得到的数字量不断增加，致使输出电压V0不断上升。在V0当V0上升到某值时，导致计数器停止计数。计数控制信号由高变低的负跳变也是A/D转换的结束信号，它用来通知计算机，已完成一次A/D转换。

        计数式A/D转换的特点是简单，但是速度比较慢，特别是模拟电压较高时，转换速度更慢。对于一个8位A/D转换器，若输入模拟量为最大值，计数器从0开始计数到255时，才转换完毕。

        2）双积分法

        双积分式A/D转换的基本原理是对输入模拟电压和参考电压进行两次积分，变换成与输入电压均值成正比的时间间隔，利用时钟脉冲和计数器测出其时间间隔，因此，此类D/A转换器具有很强的抗干扰能力，转换精度高，但是速度慢，通常每秒转换频率小于10HZ，主要用于数字式测试仪表，温度测量等方面。

        3）逐次逼近法

        逐次逼近式A/D转换是A/D芯片采用最多的一种A/D转换方法，和计数式A/D转换一样，逐次逼近式A/D转换时，是由D/A转换器从高到低位逐位增加转换位数，产生不同的输出电压，把输入电压与输出电压进行比较而实现。不同之处在于用逐次逼近式进行转换时，要用一个逐次逼近寄存器存放转换出来的数字量，转换结束后，将最终的数字量送到缓冲寄存器中。

        逐次逼近式A/D转换法特点是速度快，转换精度较高，是计算机A/D转换接口中最普遍的转换方法。

2、数模转换接口

        D/A转换器的主要功能是将数字量转换成模拟量。数字量是由若干数位构成的，每个数位都有一定的权，如8位二进制数的最高位D7的权为2^7=128，只要D7=1就表示具有了128这个值。把一个数字量变为模拟量，就是把每一位上的代码按照权转换为对应的模拟量，再把各位所对应的模拟量相加，所得到的各位模拟量的和便是数字量所对应的模拟量。

        在集成电路中，通常采用T型网络实现将数字量转换成模拟电流，然后再运用运算放大器完成模拟电流到模拟电压的转换。所以，要把一个数字量转换成模拟电压，实际上需要两个环节：即先由D/A转换器把数字量转换成模拟电流，再由运算器将模拟电流转换成模拟电压。

2.4.3 键盘、显示、触摸屏、声控屏等接口基本原理与结构

1、键盘

        键盘的结构通常有两种形式：线性键盘和矩阵键盘。

        线性键盘由若干个按键组成，每个按键的一端与微机的一个I/O口相连，只适用于按键少的场合。矩阵键盘的按键按N行M列排列，每个按键占据行列的一个焦点，需要的I/O口的数目是N+M，容许的最大按键数是N*M。显然，矩阵键盘可以减少与微机接口的连线数，简化结构，是一般微机常用的键盘结构。根据矩阵键盘的识键和译键方法的不同，矩阵键盘又分非编码键盘和编码键盘。

        非编码键盘主要用软件的方法识键和译键，根据扫描方法的不同，可以分为行扫描、列扫描和反转法3种。

        编码键盘主要用硬件来实现键的扫描和识别，通常使用8279专用接口芯片，在硬件上要求较高。

2、显示

        液晶显示器（LCD）具有耗电省、体积小等特点，被广泛用于嵌入式系统。液晶得名于其物理特性：它的分子晶体，以液态而非固态存在。这些晶体分子的液体特性使得它具有两种非常有用的特点：

        【1】如果让电流通过液晶层，这些分子将会以电流的流向方向进行排列，如果没有电流，它们将会彼此平行排列

        【2】如果提供了带有细小沟槽的外层，将液晶倒入后，液晶分子会顺着槽排列，并且内层与外层以同样的方式进行排列

        【3】液晶层能使光线发生扭曲，表现类似偏光器，能够滤除除了从特殊方向射入之外的所有光线。此外，如果液晶层发生了扭转，光线会随之扭转，以不同的方向从另一个面射出。

        LCD显示器的基本原理就是通过给不同的液晶单元供电，控制其光线的通过与否，从而达到显示的目的。

1.         彩色显示利用三原色的原理显示不同色彩：彩色LCD面板中，每一个像素都由3格液晶单元构成的，其中每一个单元格前面都分别有红褐色、绿色或蓝色的过滤片，光线经过过滤片的处理变成红色、蓝色或绿色，利用三原色的原理组合出不同的色彩。

3、触摸屏

        触摸屏按其工作原理的不同分为表面声波屏、电容屏、电阻屏和红外屏几种。

2.4.4 嵌入式系统音频、视频接口

1、音频接口

        常用的数字声音处理需要的集成电路包括 A/D 转换器和 D/A 转换器、数字信号处理器 (DSP)、数字滤波器和数字音频输入/输出接口及设备(麦克风、话筒) 等。

（1）音频数据类型

        数字音频数据类型有多种格式。常见的格式：采样数字音频（PCM）、MPEG层3音频（MP3）、ATSC数字音频压缩标准（AC3）

（2）0IIS音频接口总线

        全称是数字音频集成电路通信总线（IIS），它是一种串行的数字音频总线协议。音频数据的编码或解码的常用串行音频数字接口是IIS总线。

        IIS总线只处理声音数据，其他控制信号等则需要单独传输。IIS使用了3根串行总线：分时复用功能的数据线、字段数据线、时钟信号线

2、视频接口

        1）VGA接口

        VGA 接口，也叫 D-Sub 接口，它负责向显示器输出相应的图像信号，是电脑与显示器之间的桥梁。CRT 显示器因为设计制造上的原因，只能接受模拟信号输入，这就需要显卡能输出模拟信号，VGA 接口就是显卡上输出模拟信号的接口。

        2）HDMI接口

        高清晰度多媒体接口。它是基于 DVI 制定的一种更方便的数字多媒体接口，并在 DVI 基础上增加了数字音频信号传输功能。DVI 接口多应用于 PC 中，而 HDM 接口主要应用于高清电视等消费电子产品中。

2.4.5 输入输出控制

        常规外设主要包括输入设备，如鼠标键盘等；输出设备，如显示器、打印机等；外部存储设备，如磁盘、USB 移动硬盘、USB 闪存盘、光盘等。

        I/O 设备一般包括设备本身和设备控制器。设备控制器是插在电路板上的一块芯片或组芯片，接口是 CPU 和I/O 设备之间交换信息的媒介和桥梁。CPU 与外部设备、存储器的连接和数据交换都需要通过设备接口来实现。在计算机发展过程中，一些设备接口逐渐被标准化。接口可分为低速接口和高速接口。

        在常见的嵌入式系统中，低速接口通常包括 RS-232、RS-485、RS-422、SPI、IIC、GPIO 接口等；高速接口通常包括以太网口(百兆、千兆)、Rapid-IO、USB 接口等。

2.5 定时器和计数器

2.5.1 硬件定时器

        从硬件的角度看来，定时器和计数器的概念是可以互换的，其差别主要体现在硬件在特定应用中的使用情况。定时器的基本结构与各组件的作用，与可编程间隔计时器类似。系统时间就是由定时器/计数器产生的输出脉冲触发中断而产生的，输出脉冲的周期叫作一个“滴答”，也就表示发生了一次时钟中断。实时操作系统内核提供的硬件定时器管理功能包括:

        （1）初始化定时器：负责设置定时器相关寄存器，滴答的间隔时间，以及挂接系统时钟中断处理程序

        （2）维持相对时间和日历时间：相对时间就是系统时间，是指相对于系统启动以来的时间。

        （3）任务有限等待的计时：用时间等待链来组织需要延迟处理的对象

        （4）时间片轮换调度的计时：如果任务设置了这种调度方式，则需要在时钟中断服务程序中对当前正在运行的任务的已执行时间进行更新，使任务的已执行时间数值加 1。如果加 1 后，任务的已执行时间同任务的时间片相等，则表示任务用完分配给它的时间配额，需要结束它的运行，转入就绪队列。

2.5.2 软件定时器

        虽然硬件定时器管理已经包括了诸多功能，但是为实现“定时功能”，实时内核需要支持软件定时器管理功能，使得应用程序可根据需要创建、使用软件定时器。软件定时器在创建时由用户提供定时值;当软件定时器的定时值减法计数为 0 时，触发该定时器上的时间服务例程。用户可在此例程中完成自己需要的操作。因此，在中断服务处理程序中需要对软件定时器的定时值进行减 1 操作。

        在无硬件看门狗的情况下，软件定时器可用于实现看门狗，在应用的某个地方进行软件定时器的停止计时操作，确保定时器在系统正常运行的情况下不会到期，即不会触发定时器服务例程:如果某个时候系统进入了定时器服务例程，就表示停止计时操作没有被执行到，系统出现错误。

2.5.3 可编程间隔定时器

        可编程间隔定时器 (PIT) 又称计数器，主要功能是事件计数和生成时间中断，以解决系统时间的控制问题。

        PIT 种类很多，但是它们的基本结构类似。可编程定时、计数器总体上由两部分组成计数硬件和通信寄存器。通信寄存器包含有控制寄存器、状态寄存器、计数初始值寄存器、计数输出寄存器等，典型的 PIT 原理如图所示。

        通信寄存器在计数硬件和操作系统之间建立联系，用于两者通信。

        定时器中断速率是指定时器每秒钟产生的中断个数。每个中断成为一个滴答，表示一个时间单位。

2.6 嵌入式系统总线及通信接口

2.6.1 PCI、PCI-E、EISA、VME、CPCI、PCMCIA等的基本原理和特点

1、PCI

        外设部件互连标准（PCI）总线，定义了32位数据总线，且可扩展为64位

        （1）高速性：数据传输速率可高达132Mb/s

        （2）即插即用性：PCI板卡的硬件资源是由微机根据其各自的要求统一分配，不会有任何冲突。

        （3）可靠性：PCI独立于处理器结构，形成一种独特的中间缓冲设计方式，将中央处理器子系统与外围设备分开。

        （4）复杂性：PCI总线强大的功能大大增加了硬件设计和软件开发的实现难度。

        （5）共享中断：采用低电平有效，多个中断共享一条中断线

2、PCI-E

        基本架构包括根组件、交换器和各种终端设备。

3、EISA

        在原来的ISA总线的98条信号线上又增加了98条信号线，EISA总线完全兼容ISA总线信号

4、VME

        VME 的数据传输机制是异步的，有多个总线周期，地址的宽度是 16、24、32、40或 64 位，数据线路的宽度是 8、16、24、32、64 位，系统可以动态的选择它们。它的数据传输方式为异步方式，因此只受制于信号交换协议，而不依赖于系统时钟；其数据传输速率为 0~500Mb/s； 此外，还有 Unaligned Data 传输能力，误差纠正能力和自我诊断能力，用户可以定义 IO 端口

5、CPCI

        在电气特性上，CPCI 总线以 PCI 电气规范为基础，解决了 VME 等总线技术与 PCI 总线不兼容的问题，使得基于 PC 的 x86 架构、硬盘存储等技术能在工业领域使用。

6、PCMCIA

        PCMCIA 总线分为两类，一类为 16 位的 PCMCIA；另一类为 32 位的 CardBus。

2.6.2 USB、串口、红外、SPI、IIC、1394、CAN等的基本原理和特点

1、USB

        通用串行总线(USB)，基于通用连接技术，实现外设的简单快速连接，达到方便用户、降低成本、扩展 PC 连接外设范围的目的。它可以为外设提供电源，而不像普通的使用串、并口的设备需要单独的供电系统。

        整个 USB 的系统只有一个端口和一个中断节省了系统资源。

        为了适应各种不同类型外围设备的要求，USB 提供了四种不同的数据传输类型: 控制传输、数据传输、中断数据传输和同步数据传输。同步数据传输可为音频和视频等实时设备的实时数据传输提供固定带宽。

2、串口

        所谓串行通信就是使数据一位一位地进行传输而实现的通信。当然，在实际传输中，如外部设备与 CPU 或计算机与计算机之间交换信息，是通过一对导线传送信息的。在传输中每一位数据都占据一个固定的时间长度。与并行通信相比，串行通信具有传输线少、成本低等优点，特别适合远距离传送，其缺点是速度慢。

        1）RS-232C串口

        RS-232C 总线标准设有 25 条信号线，包括一个主通道和一个辅助通道，在多数情况下主要使用主通道，对于一般双工通信，仅需几条信号线就可实现，如一条发送线、条接收线及一条地线。

        2）RS-485串口

        RS-485 采用半双工工作方式，任何时候只能有一点处于发送状态，因此，发送电路须由使能信号加以控制。RS-485 用于多点互连时非常方便，可以省掉许多信号线。应用RS-485 可以联网构成分布式系统，其允许最多并联 32 台驱动器和 32 台接收器。

3、红外

        红外接口，简称IrDA。IrDA 红外接口是一种红外线无线传输协议以及基于该协议的无线传输接口。支持 IrDA 接口的掌上电脑，可以无线地向支持 IrDA 的设备无线连接来实现信息资源的共享。

        红外接口可以在同样具备红外接口的设备间进行信息交流，由于需要对接才能传输信息，安全性较强。缺点是通信距离短，通信过程中不能移动，遇障碍物通信中断，功能单一，扩展性差。

4、并口

        并行接口，简称并口，也就是 LPT 接口，是采用并行通信协议的扩展接口。并行接口的数据传输率比串行接口快 8 倍，标准并行接口的数据传输率为 1Mb/s，一般用来连接打印机、扫描仪等。所以并口又被称为打印口。

        1）IEEE 488

        IEEE 488 总线是并行总线接口标准。IEEE 488 总线用来连接系统，如微计算机、数字电压表、数码显示器等设备及其他仪器仪表均可用 IEEE 488 总线装配起来。

        IEEE 488 总线按照位并行、字节串行双向异步方式传输信号，连接方式为总线方式仪器设备直接并联于总线上而不需中介单元，但总线上最多可连接 15 台设备。最大传输距离为 20 米，信号传输速度一般为 500Kb/s，最大传输速度为 1Mb/s。

        2）SCSI

        SCSI 总线其数据线为 9 位，速度可达 5Mb/s，传输距离 6m(加驱动器可达 25)，该总线的传输速率很高，现已普遍用作计算机的高速外设总线，如连接高速硬盘驱动器。

        3）MXI

        多系统扩展接口总线(MXI) 是一种高性能非标准的通用多用户并行总线， 32 位高速并行互连总线，最高速度可达 23Mb/s，传输距离 20m。MXI总线通过电缆与多个器件连接，采用硬件映像通信设计，不需要高级软件，一根 MXI 电缆上可连接 8 个 MXI 器件。其电缆本身是相通的，MXI 器件通过简单地读写相应的地址空间就可直接访问其他所有器件的资源而无需任何软件协议。

5、SPI

        1）SPI概述

        串行外设接口（SPI）是一种同步串行外设接口，它可以使 MCU 与各种外围设备以串行方式进行通信以交换信息。SPI 有三个寄存器分别为：控制寄存器 SPCR、状态寄存器 SPSR、数据寄存器 SPDR。外围设备包括 FLASHRAM、网络控制器、LCD 显示驱动器、A/D 转换器和 MCU 等。

        2）SPI接口特点

        SPI 总线系统可直接与各个厂家生产的多种标准外围器件直接接口,该接口一般使用4 条线：串行时钟线(SCLK)、主机输入/从机输出数据线 MISO、主机输出/从机输入数据线 MOSI 和低电平有效的从机选择线 NSS

        接口信号特点：

        MOSI：主器件数据输出，从器件数据输入

        MISO：主器件数据输入，从器件输出

        SCLK：时钟信号，由主器件产生

        NSS：从器件使能信号，由主器件1控制

6、IIC

        IIC总线是两线式串行总线接口，用于连接微控制器及其外围设备。

        IIC接口特点：

        （1）IIC串行总线有两根信号线：一根是双向的数据线SDA，另一根是时钟线SCL。所有接到IIC上面的设备的串行数据都接到总线的SDA线，各设备的时钟线SCL接到总线的SCL。

        （2）IIC 总线上所有的外围器件都需要唯一的地址，地址由器件地址和引脚地址两部分构成，共 7位。器件地址是 IC 器件固有的地址编码，器件出厂时就已经给定，不可更改。引脚地址由IC 总线外围器件的地址引脚(A2，A1，A0) 决定，根据其在电路中接电源正极，接地或悬空的不同，形成不同的地址代码。

        （3）IIC 规程运用主/从双向通信。IC 总线的运行(数据传输) 由主机控制。所谓主机即启动数据的传送时(发出启动信号) 发出时钟信号，传送结束时发出停止信号的设备，通常主机是微处理器。被主机寻访的设备都称为从机。主机和从机的数据传送，可以由主机发送数据到从机，凡是发送数据到总线的设备称为发送器，也可以是从机发到主机。从总线上接收数据的设备被称为接收器。

7、IEEE 1394

        俗称火线接口（FireWire），两种传输模式：Backplane模式、Cable模式

        Backplane 模式最小的速率也比 USB 1.1 最高速率高，分别为 12.5Mb/s、25Mb/s、50Mb/s，可以用于多数的高带宽应用。

        Cable 模式是速度非常快的模式，分为 100 Mb/s、200 Mb/s 和 400 Mb/s 几种。1394A理论上能支持最长的线长度为 4.5m，标准正常传输速率为 10Mb/s，并且支持多达 63 个设备。

        IEEE 1394 接口的通信协议具有三层，分别为: 事务层、物理层、链路数据层。其中,事务层只支持异步传输，同步传输是由链路层提供的。

8、CAN

        由 CAN 总线构成的单一网络中，理想情况下可以挂接任意多个节点，实际应用中节点数目受网络硬件的电气特性所限制。

2.6.3 以太网、WLAN、蓝牙、Zigbee、WIFI、GPRS、3G、AFDX、FC等的基本原理和特点

1、以太网

        以太网接口一般分为十兆、百兆、千兆以太网接口。

        （1）传统以太网接口符合 10Base-T 物理层规范，工作速率为 10Mb/s，有全双工和半双工两种工作方式。

        （2）快速以太网接口符合 100Base-TX 物理层规范，兼容 10Base-T 物理层规范，可以在 10Mb/s、100Mb/s 两种速率下工作，有半双工和全双工两种工作方式。它具有自动协商模式，可以与其他网络设备协商确定工作方式和速率，自动选择最合适的工作方式和速率，从而可以大大简化系统的配置和管理。

        （3）千兆以太网技术作为最新的高速以太网技术，给用户带来了提高核心网络的有效解决方案，这种解决方案的最大优点是继承了传统以太技术价格便宜的优点。千兆技术仍然是以太技术，它采用了与 10Mb/s 以太网相同的格式、顿结构、网络协议、全\半双工工作方式、流控模式以及布线系统。

        以太网卡可以工作在两种模式下：半双工和全双工。

        半双工:半双工传输模式实现以太网载波监听多路访问冲突检测。传统的共享 LAN是在半双工下工作的，在同一时间只能传输单一方向的数据。当两个方向的数据同时传输时，就会产生冲突，这会降低以太网的效率。

        全双工:全双工传输是采用点对点连接，这种安排没有冲突，因为它们使用双绞线中两个独立的线路，这等于没有安装新的介质就提高了带宽。在全双工模式下，冲突检测电路不可用，因此每个全双工连接只用一个端口，用于点对点连接。标准以太网的传输效率可达到 50%~60%的带宽，全双工在两个方向上都提供 100%的效率。

2、WLAN

        WLAN是利用无线通信技术在一定的局部范围内建立的，它以无线多址信道作为传输媒介，提供传统有线局域网的功能。

        WLAN 的覆盖范围一般在 100m 以内，通过桥接可以达到更大的覆盖范围。传输介质为红外线 IR 或射频 RF 波段，以后者使用居多。

        WLAN 标准主要是针对物理层和媒质访问控制层 (MAC)，涉及到所使用的无线频率范围、空中接口通信协议等技术规范与技术标准。

3、蓝牙

        蓝牙技术的目的是使特定的移动电话、便携式电脑及各种便携式通信设备的主机之间在近距离内实现无缝的资源共享。

        蓝牙技术的特点：

        （1）传输距离短

        （2）采用跳频扩频技术

        （3）采用时分复用多路访问技术

        （4）语音支持

        （5）纠错技术

4、ZigBee

        ZigBee 技术是一种短距离、低功耗的无线通信技术。主要适合用于自动控制和远程控制领域，可以嵌入各种设备。

5、WiFi

        WiFi 全称 Wireless Fidelity，又称 802.11b 标准，它的最大优点就是传输速度较高，可以达到 11Mb/s;另外它的有效距离也很长，同时也与已有的各种 802.11 DSSS 设备兼容。

        WiFi特点：

        （1）较广的局域网覆盖

        （2）传输速度快

        （3）无须布线

        （4）健康安全：辐射小

6、GPRS

        GPRS 中文是通用分组无线业务 (GPRS) 是 GSM移动电话用户可用的一种移动数据业务。它经常被描述成“2.5G”，也就是说这项技术位于第二代(2G)和第三代(3G)移动通信技术之间。

7、3G

        3G 全称第三代移动通信技术，第三代手机一般是指将无线通信与国际互联网等多媒体通信结合的新一代移动通信系统。

        第三代手机能够处理图像、音乐、视频流等多种媒体形式，提供包括网页浏览、电话会议、电子商务等多种信息服务。为了提供这种服务，无线网络必须能够支持不同的数据传输速度，也就是说，在室内、室外和行车的环境中能够分别支持至少 2MB/s、384KB/s 以及 144KB/s 的传输速度。

8、AFDX

        AFDX 总线主要包含了 End System (终端)、Switch (交换机)、Link (链路)。它是基于一种网络概念而不是通常所说的总线形式，在这个网络上有交换机和终端两种设备，终端之间的数据信息交换是通过 VL(虚拟链路) 进行的，V 起到了从一个唯一的源端到一个或多个目的端逻辑上的单向链接，且任意一个虚拟链路只能有一个源端

9、FC

        Fiber Channel (FC) 解决了并行总线 SCSI 遇到的技术瓶颈。FC 总线技术由于具备高速率的数据传输特性、较高可靠性、可扩展性强等特点被认为是未来航空总线发展的主要数据总线之一。目前支持 1x、2x、4x 和 8x 的带宽连接速率。

        光纤通道特点：

        （1）高带宽、多媒介、长距离传输

        （2）可靠性与实时性

        （3）统一性与可扩展性

        （4）开放式互连

2.6.4 Rapid IO高速串行通信接口的基本原理和特点

        Rapid IO 技术作为处理器的前端总线,用于处理器之间的互连。到目前为止,RapidIO 已经成为电信、通信以及嵌入式系统内芯片与芯片之间、板与板之间的背板互连技术的生力军。

        Rapid IO 是针对嵌入式系统的独特互连需求而提出的。嵌入式系统需要的是一种标准化的互连设计，要满足以下几个基本的特点: 高效率、低系统成本，点对点或是点对多点的通信，支持 DMA 操作，支持消息传递模式交换数据，支持分散处理和多主控系统，支持多种拓扑结构；另外，高稳定性和 QOS 也是选择嵌入式系统总线的基本原则。而这些恰是 RapidIO 期望满足的方向。所以 RapidIO 在制定之初即确定了以下几个基本原则:

        （1）轻量型的传输协议，使协议尽量简单。

        （2）对软件的制约要少，层次结构清晰。

        （3）专注于机箱内部芯片与芯片之间，板与板之间的互连。

2.7 嵌入式soc

        嵌入式片上系统 (System on chip，SoC) 是集成计算机或其他电子系统的所有组件的集成电路。组件包括中央处理单元(CPU)、存储器、输入/输出端口和二级存储器，全部在一个基板上。功能上可能包含数字信号、模拟信号、混合信号和射频信号处理功能具体取决于应用。由于集成在单个电子基板上，与具有相同功能的多芯片设计相比，SoC功耗更低且占用面积更小，在移动计算和边缘计算市场中非常普遍，被广泛用于嵌入式系统和物联网。